【精品博文】Vivado中综合实现和出bit文件
赢一个双肩背包
有多难？
戳一下试试看！
→_→
接上一节的把IP搭建成原理图，这节说下综合实现和出bit文件。
各Block都搭建完成后，选中这个bd右键，Generate Output Products主要是把IP参数和连接信息update到project中，同时也会检查错误。（一般synth也会更新，但是有目标的update下更放心）
没有错误的话，再右键Create HDL Wrapper，给整个bd加个hdl的壳。（因为综合工具不处理原理图bd，所以再次倒腾回hdl的code模式）
我的project会报这个警告。是BRAM的连接端口不匹配，我自己的IP中BRAM类型是OTHER，可以自己双击BRAM_Port端口把MasterType类型改成BRAM_CTRL，就不报warning了。
先Run Synthesis，在Run Implementation，最终Generate Bitstream。建议一步一步来，工程大，电脑配置又不顶尖的话，耗时会非常长。一步步来，逐步把错误消了。
上面的Simulation和Debug是两个比较重要的调试环节，后面章节单独介绍。
（未完待续~）
赞 (0)