【图说新闻】FPGA中10大重要时序分析参数

补充

静态时序分析(STA)是采用穷尽分析方法来提取出整个电路存在的所有时序路径,计算信号在这些路径上的传播延时,检查信号的建立和保持时间是否满足时序要求,通过对最大路径延时和最小路径延时的分析,找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径,且运行速度很快、占用内存较少,不仅可以对芯片设计进行全面的时序功能检查,而且还可利用时序分析的结果来优化设计,因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。

静态时序分析可以在逻辑综合、布局布线等步骤后进行,FPGA EDA工具在布局布线完成后给出STA结果,这时的分析结果是最接近实际电路情况的,而逻辑综合时的分析结果是看不到的,也是不准确的(因为没有物理信息,所以只用于指导布局)。如果是用ASIC综合工具(比如DC),两个阶段的STA结果都可以看。

(0)

相关推荐

  • ASIC设计流程介绍

    典型的ASIC设计流程可分为逻辑设计和物理设计两个部分. 逻辑设计开始于高层次设计规范和芯片架构.芯片架构描述高层次功能.功耗和时序(设计运行的速度)需求.紧接着对设计进行寄存器传输层的描述,通常称为 ...

  • ASIC设计学习总结之静态时序分析概要及书籍推荐

    本文为EETOP网友:tfpwl_lj  的<ASIC设计学习> 系列博客之一 博客地址:http://www.eetop.cn/blog/1638430 一.静态时序分析 一般的电路仿真 ...

  • 关于静态时序分析STA的切入点及方法

    关于静态时序分析STA的切入点及方法

  • 浅析FPGA局部动态可重构技术

    浅析FPGA局部动态可重构技术 所谓FPGA动态可重构技术,就是要对基于SRAM编程技术的FPGA实现全部或部分逻辑资源的动态功能变换.根据实现重构的面积不同,动态可重构技术又可分为全局重构和局部重构 ...

  • XDC约束技巧之CDC篇

    XDC约束技巧之CDC篇 本文摘自<Vivado使用误区与进阶>,作者为Xilinx工具与方法学应用专家Ally Zhou. 上一篇<XDC 约束技巧之时钟篇>介绍了 XDC ...

  • 详解孩子学习中10大坏习惯的10张思维导图

    习惯是经过反复练习而形成的较为稳定的行为特征,好的习惯可以带来好的结果,而坏的习惯只能带来不好的结果.在许多时候,孩子的学习成绩不理想,就是由于有一些坏的习惯在作怪!这些图画出孩子学习中的10大坏习惯 ...

  • 抗战中10大汉奸都是哪里人?下场如何?每一个都遗臭万年

    抗战时期,既有国共将士浴血奋战,也出现了大量汉奸.这些汉奸所作所为令人不齿,最终的下场也遗臭万年. 1.汪精卫 广东省佛山市三水区人. 早年的革命经历,可以说轰轰烈烈.他发表诸多战斗檄文,在革命党人中 ...

  • Excel中10大最常见的函数(下篇)

    今天我们继续来说Excel中10大最常用.最常见的函数,昨天我们说了5个,如果你还没看,可以先阅读[Excel中最常用的10个函数(上篇)] 我们继续(剩下的5个): TOP6:CHOOSE函数 基础 ...

  • 离型膜生产过程中10大常见问题分析

    离型膜生产过程中10大常见问题分析

  • 《庄子》中10大成语,令人回味无穷!

    庄子不单是伟大的哲学家和思想家,与老子并称为"老庄",同时也是伟大的文学家,鲁迅先生对其评价甚高:"其文汪洋辟阖,仪态万方,晚周诸子之作,莫能先也".庄子的著作 ...

  • 《史记》中10大金句名言,读懂了扩延你的格局,提升你的境界

    <史记>是我国首部纪传体通史.堪称中华历史上的一大瑰宝,这是一部前人集体智慧的结晶,对我国历史学科的发展有重要价值.这部史书单单记载了前后三千多年的历史史实,还生出来许多名言名句,沿用至今 ...

  • 《山海经》中10大神兽排行榜

    <山海经>中10大神兽排行榜 国学大观园 发布时间: 19-11-0620:06教育家,优质创作者 我国著名的<山海经>,一直以来都是大家争论热议的书籍.因为<山海经&g ...

  • Excel中10大最常见的方式(下篇)

    今天我们继续来说Excel中10大最常用.最常见的函数,昨天我们说了5个,如果你还没看,可以先阅读[Excel中最常用的10个函数(上篇)] 我们继续(剩下的5个): TOP6:CHOOSE函数 基础 ...

  • 人际关系中10大潜规则,越早知道越好

    人际关系中10大潜规则,越早知道越好