Intel 2020架构日活动：官方公布Tiger Lake架构详情
Intel于前几日举办了他们的架构日活动（今天解禁），在上个月的财务会议上公布7nm延期而引起股价大跌之后，这场活动可以说是尤为重要。Intel在这场活动上面介绍了他们接下来的产品、技术路线，覆盖了封装工艺、制程工艺、CPU内核微架构、x86 SoC架构、FPGA芯片架构、Xe-LP GPU架构、傲腾、oneAPI、安全特性和CXL互联等方面的进展，可以说是一次非常全面的大型公开展示活动了。本文是系列报道的第二篇，来看看Intel的下一代移动平台，也就是Tiger Lake的详情。
实际上现在不管是桌面处理器还是移动处理器都应该改称SoC了
来看Tiger Lake SoC的核心架构图，从图上可以看到，Tiger Lake有四个Willow Cove内核、面积巨大的LLC（L3缓存）、面积非常巨大的Xe-LP GPU和各种全新的IO系统比如USB 4.0、Thunderbolt 4和PCIe 4.0等。如果说Ice Lake打开了Intel的10nm纪元，是一个改动非常大的平台架构的话，那么Tiger Lake算是一个小修小补的架构。但是Intel呈现给我们一个改动同样非常巨大的新架构。
首先是Willow Cove内核微架构，相较于前代Sunny Cove，它变化最大的地方发生在缓存系统上，Intel放弃了沿用了很多年的包含式L2缓存（L2缓存中包含L1缓存的数据），换成了非包含式的。L2的大小从原来Sunny Cove上的512KB直接扩增到了1.25MB。更大的缓存意味着缓存命中率会有提高，2.5倍的大小会让L2缓存的失误率降低约58％，但是它的访问延迟会更高，不过Intel把原本的8路扩增到了20路，能够在一定程度上平衡掉延迟增高带来的性能损失。
其次内核方面因为有10nm SuperFin工艺的配合，在频率表现上较Ice Lake的Sunny Cove会有很大的改善。另外Intel还为它加入了新的安全特性，也就是之前报道过的CET。内存子系统方面，Tiger Lake支持DDR4-3200/LPDDR4X-4266，另外还支持新的LPDDR5。Intel还为其引入了新的完整内存加密特性，能够让内存在物理上得到安全防护。
再来看核显部分，Tiger Lake集成的是Xe-LP GPU，最多拥有96组EU，同样的，通过10nm SuperFin工艺，新EU的频率能比上代核显高出很多，能从1.1 GHz左右提升到1.65 GHz左右。关于XeGPU架构的细节我们放到具体的架构分析文章中再讲。目前可以得知的是，Tiger Lake的图形性能有了非常大的提升，关注这方面的朋友应该从各种泄漏的跑分中注意到了这点。
媒体引擎方面也有不错的改良，支持AV1的解码这个已经泄漏过了不多提了，现在的媒体引擎能够支持8K60的回放，整个视频管线支持12-bit的色深，另外它的编解码性能有2倍的提升。显示输出上，Tiger Lake仍然支持到DisplayPort 1.4，没有做原生HDMI 2.1的支持，需要通过转换芯片来实现。
还要重点提的是它的IO部分，Intel这次为低压端处理器引入了直连SoC的PCIe总线，而且是PCIe 4.0的，即便是只有4x的宽度也比原来走OPI总线强多了。另外还会集成对USB4和Thunderbolt 4的支持，在Tiger Lake上面，对USB-C接口的利用度会上到一个新的高度。
剩下还有变化的小部件就是它的GNA 2.0单元和IPU，前者用于加速AI相关的处理，后者升级到了第六代，用于处理图像。
总的来说，Tiger Lake是一个有非常大进步的全新架构，它在Ice Lake的基础上做了非常多的调整，相信通过10nm SuperFin这个有很大提升的制程工艺，它的表现较Ice Lake会有很大的进步。关于Tiger Lake的更多详情，请期待我们的详解文章。