CMOS的一些重要效应总结

有段时间没更新了，真的是时间太少了，每天把时间给了工作，满满的充实感，似乎自己是一个刚刚毕业的大学生，浑身充满了能量，这个时间所做的工作角色的转变，我觉得还是合适的，虽然似乎迟了一些，但是只有厚积才能博发，而且 design 方面有太多可以学习的东西，而要学会 design 方面的一些皮毛，首先就必须对 CMOS 的一些基础知识有绝对的理解，因此，今天虽然是国庆七天乐的第一天，还是觉得有必要弄点东西出来，知道的朋友可以温故，不太熟悉的朋友可以加深理解，反正国庆期间时间比较多，留着慢慢看挺好的。

好的，那么我们开始今天的更新。

第一个我们就先来看“短沟效应”。

首先我们要定义什么情况我们称器件为短沟器件，文字我就不打了，下面图片解释的很清楚，然后我们也可以通过下面的介绍知道一个关于短沟器件的结论：随着 L 的减小和漏极电压的上升，VT 会逐渐下降。

那么为什么会出现短沟器件 VT 随着 L 的减小而降低呢？我们可以归因为 3 个方面的综合结果：

a，源漏电荷共享；

b，漏致势垒降低效应；

 c，次表面传统；

 下面我们来一一解读。

源漏电荷共享：对于自对准的源漏注入工艺，虽然注入的时候可以保证源漏与 POLY 边缘相切的注入下去，但是，实际经过热过程之后，源漏结的离子会向纵向扩散和横向扩散，结果就是 POLY 下面会有一小段距离被源漏离子所占据，这部分区域是 gate 无法控制的区域，加上源漏的耗尽层向沟道方向扩展，gate 所控制的电荷区域从长方形变成了梯形，下图中的阴影区域的电荷将不受栅的控制，即，原本要将长方形区域先形成耗尽层，然后再反型形成沟道，现在仅需要将比原来面积小的梯形区域形成耗尽层，然后再反型形成沟道即可，即实际不需要原来那么大电压来先形成耗尽层，再反型即可达到相同的效果，在沟道长度较长时，源漏耗尽区所占的比例相对较小，这个降低的效应相对较弱，而当沟道变成短沟器件时，源漏耗尽区所占比重相对变大，这个降低的效果就相应提高，结果就是 VT 随着 L 的减小二降低。

DIBL:漏致势垒降低效应，说的是当沟道 L 减小的时候，由于漏段电压较大，漏端耗尽层较宽，因为 L 太小，导致漏端的耗尽层离源端耗尽层边界较近，导致漏端电场线可以影响到源端耗尽区，从而导致漏端势垒降低，从而导致 VT 降低。

次表面穿通：讲的是源漏相对体掺杂浓得多，导致耗尽层在体的一段宽度较大，当漏端电压很高时，发生源漏耗尽层靠近连接在一起，其实就是 puntch through 的轻微表现形式，这时漏电较大，表现为 VT 降低。

讲了短沟效应，一定离不开窄沟效应。

窄沟效应也比较好理解，原本在宽度方向上，Poly 会有一段搭在 STI/LOCOS 上，则在宽度方向上这部分区域会对 STI/LOCOS 的厚氧化层区域产生电荷感应，虽然这部分区域所占体积很小，在长沟器件上可以忽略，但是对于 W 很小的情况就不同了，由于这部分区域参与了反型过程，而厚氧化层必然对应高的 VT，所以，综合的结果就是短沟器件由于宽度方向上厚氧化层所占比例变大，而导致需要更高的电压才能完成器件的反型，即 VT 升高。

所以，窄沟器件和短沟器件放在一起 VT 随着沟道 L 和 W 的变化趋势就是下面这幅图所表现出来的样子。

而长沟器件与短沟器件之间的电流比较则由于长沟器件 Id 对 Vg 是平方关系而比短沟器件的线性关系而来的大。

沟道调制效应：其实这个是最简单的，只要能理解 MOS 管的工作原理，这个就不难理解。

由于漏端电压高，所以漏端的耗尽层宽度要大于源端的，所以相对于源端，靠近漏端的反型层要薄一些，在线性区内时，反型层呈楔形，随着 Vd 的逐渐增大，漏端的反型层越来越薄，直到 Vds=Vgs-Vt 时，沟道发生夹断，继续增大 Vds，夹断点左移，我们看到的现象是器件进入饱和区，Id 几乎不发生变化，在器件发生击穿前，饱和区的电流变化很小，沟道表现为一个可变电阻的特性，这个现象我们就称为沟道调制效应。

最后一个是热载流子效应 HCI(Hot Carrier Injection）：理论和实际下面都讲的很清楚，需要补充的一点是，空穴会流入沉底，形成衬底电流，如果不加以抑制，衬底足够大时，会造成寄生 BJT（NMOS 的源端为寄生 BJT 的 Emitter，衬底时基区，漏端时发射区）开启，发生闩锁效应。

但是，我们也可以利用 HCI 效应来实现 ESD 保护，就是前面讲过的 GGNMOS，这里就不详细介绍 GGNMOS 了，有兴趣的朋友往前翻几个就可以找到 GGNMOS 了。

对于 HCI 效应的预防，通常的做法就是 LDD（Lightly Doped Drain）注入，其中就需要引入 spacer 的形成工艺，关于 spacer 形成 工艺，也是 CMOS 的常见工艺，这里不准备详细介绍如何工艺形成 space，大家自行学习即可。

好了，今天就介绍这些吧！可以先研究一下，还是不明白的话，就再百度一下，多了解了解就明白了。

那么问题来了，这些效应似乎跟 design 没什么关系吧！反正 design 用 FAB 的 PDK 模拟就好了，没必要学习？

当然不是，如果这些最基础的问题都搞不懂，不了解，那么碰到实际产品要用到什么层次，或者产品出现低良时可能跟什么工艺有关就搞不清楚，就很难快速找出问题的根源，对于 single lot 也许算运气不错，如果是系统性问题，不及时解决，就会问题扩大，那么将会是大面的良率损失，那么实际就说明并不满足该工作所需要的能力，换言之，就是能力不够，后面什么好事都没自己什么事了，对不。

好了，废话就不多说了，必学的东西还是要牢牢掌握的，大家加油吧！