intel 微架构sandybridge
纠正一点点，Intel一直是自称核心显卡的，集成显卡一般是指集成在主板的显卡，不过都是一类东西，叫法不一样。
深圳一下子就入冬了。这一阵子一直比较忙，专栏好久都没有写了。上一次写到英特尔的第八代微架构酷睿。下一代就是sandybridge了，也是我最熟悉的一个微架构。
这个微架构我是在2012年接触的。算起来不算很久。后面几代的CPU也没有太出格的技术。所以后面的文章还会接着写，但不会流水账似的往下写。而是会每篇文章聚焦一个小主题。最近我的工作稍稍有了一些变动。加入了海思。工作中涉及茶八六的内容越来越少。更多涉及的是arm和gpu。x86的内容我不会丢下，会关注业界最新动态，然后分享给大家。但后面我也会加入一些arm和gpu相关的东西。
做为一个重要的节点，我打算在这里做一下总结。把以前没有展开讲的技术在这里展开讲一下。他们可能不是sandybridge引入的。但由于他们在sandybridge中存在, 我这里就一起讲了。
sandybridge是一个微架构。有很多基于它的处理器型号。各个处理器也有不同之处。我这里随便选一个作为栗子，希望能cover到主要的技术。
我会从网上先找一张架构图给大家看看。
然后就着这个架构图，大致说说他的组件。图片中包含了三种规格的芯片的内部结构．很容易看到，它们内部都使用一个称为Ring Bus的内部总线来连接CPU核，显卡和非核心组件（Uncore)部分的．
桌面版与服务器版
２核和４核的版本可以看到内部是集成了GPU的，而８核版本则没有GPU．２，４核版本只能用于桌面，而８核版本则可能用于服务器．
核心显卡
从图中可以看到２核，４核版本是带GPU的，而GPU与CPU之间也是通过ring bus总线连接的．这个GPU是我们大家都见得至的核显．没有核显的话，则需要连接一个pcie接口的外接显卡。
Ring Bus
环形总线由四条独立的环组成，分别是数据环(DT)、请求环(QT)、响应环(RSP)、侦听环(SNP)，每个环都是32Byte，即２５６bits位宽。
从图中可以看到，环形总线工作于CPU核心频率，可以说非常之快．每个时钟同期传３２Byte的话，则CPU频率为3GHz的情况下，带宽为96GByte/s．
QPI与PCIe
QPI用于实现多路服务器，即将多个CPU连在一起，总成一个系统，比如说４路服务器，就有４个CPU，总共３２个核．
QPI总线的具体设计外人无从得知，但是大家可以从它的一个子集PCIe总线来得到一个大致的印象．PCIe总线可以说是QPI总线的外化，也可以说它的至少是同源的．它们采用类似的设计理念，在事务层(transaction layer)是兼容的，一个PCIe TLP( transaction layer packet)可以无缝转化为一人QPI总线的事务层数据包．PCIe是采用差分信号来传输数据的，一对差分线称为一个lane．PCIe支持１，４，８，１６个lane的几种规格．而QPI总线则是２０个lane．
北桥/Uncore/SystemAgent
大家学组成原理的时候可以还有北桥的概念，北桥通常包含内存控制器和显卡插口等高速高带宽设备．南桥则包含硬盘控制器等等低速设备．现在北桥已经被吸收到CPU中，最初称为Uncore，即非核心组件的意思，这个Uncore和北桥一样，包含内存控制和一两个PCIe 接口和显示接口．在Sandy Bridge中，Uncore又被称为System Agent，这么说可能也不全对．实际上System Agent是环形总线与Uncore的桥或者说代理．Uncore则是CPU中非核心组的通称，但它不包括GPU，所以说来说去说的还是原来北桥上的那么东西．它们虽然被集成到了CPU中，但是它们与CPU core仍然不是一家，时钟比core慢，电源也不在一个电源平面．
DMI
DMI是北桥与南桥之间的接口，它由４根差分线组成，协议包括物理层和数据链路层，但没有更上层的协议，物理层和数据链路层与PCIe实际上是一样的．但它更上层承载的不是PCIe的TLP，而仅仅用于数据的透传．
编辑于 2017-12-24