IEDM 2019 STT-MRAM 新亮点
IEDM 2019 本届会议有七篇重要的STT-MRAM论文描述了该技术的进展。现在介绍如下：
1．工业应用中可靠的1Gb独立自旋转扭矩MRAM
Sanjeev Aggarwal等，Everspin Technologies，Inc.。
Everspin长期以来一直是MRAM产品开发的领导者，展示了其28nm单机1Gb STT-MRAM芯片。本文描述了图1所示的具有28nm CMOS的1Gb 1.2V DDR4STT-MRAM的产品化和优异的性能，其能够在-35C至110C的工业温度范围内使用。
图1. Everspin 40nm1.5nm DDR3 256 Mb（顶部）和1.2V DDR4 28nm 1Gb（底部）STT-MRAM产品的俯视图。
MRAM器件被实现为两个BEOL金属层之间的磁性可编程电阻器，如图2所示。
图2：显示了1 Gb阵列中的pMTJ位以及芯片的BEOL金属化中的相邻逻辑区域的集成。
磁隧道结（MTJ）由具有高垂直磁各向异性的固定磁层，MgOx隧道势垒和自由磁层组成。施加临界电压后，自旋极化电子的电流通过MgOx隧穿势垒将自由层的极化翻转为平行或反平行磁状态，分别显示对读取电流的低电阻或高电阻。自由层可以针对不同的应用进行优化。在写入过程中，未观察到回跳或切换异常，这表明从-35C到110C的工业应用温度范围，切换可靠性的窗口很大。DIMM循环表明耐久性寿命大于2e11(2x10的11次方）个周期。图3显示了数据保留与温度在85℃下10年或在100℃下3个月的关系。
图3.一组1 Gb裸片的数据保留（DR）烘烤的失效时间与温度的关系。实线拟合表示在85°C下为10年的DR，在100°C下为3个月的DR。
2. 采用28nm FDSOI技术的1Gb高密度嵌入式STT-MRAM
Lee等人，三星电子公司研发中心
基于已经发布的8Mb 28nm FD-SOIeMRAM产品，三星宣布推出其嵌入式1Gb产品，展示了从-40°C到105°C的读写操作。为了实现高性能和超过90％的稳定成品率，实现了温度补偿的写驱动器和写辅助器。实现了高达1e10周期的提高的耐用性，从而将eMRAM应用扩展到了eDRAM替代。为了保证高产量，实施了2b ECC。MTJ堆栈基于MgO / CoFeB。在-40°C至105°C的工作温度下，以1.0V的工作电压和50ns的读取脉冲，证明了在105°C下可保持10年，并具有1e6续航能力。晶胞尺寸为0.036um2。MTJ堆栈工程使TMR超过200％，并提高了MTJ效率（保持力除以开关电流）。图4显示了MTJ单元阵列的垂直架构和TEM图片。
图4. MTJ单元阵列的垂直结构和TEM图像，其中底部电极触点（BEC）以28nm FDSOI逻辑工艺嵌入。
图5中的室温shmoo图显示了性能，显示了1.00V的产品规格VDD和50ns的读取脉冲。
图5. 1Gb芯片的Shmoo图与室温下读取条件的关系。
图6显示了具有10年数据保留温度和相应耐久性的生产不同产品的过程的可调谐性。
图6. 耐久性和10年数据保留温度特性之间的相关性。通过提高效率，可以在相同的耐久性周期下提高保留温度。
3. 面向工业级MCU和IOT应用的22nm FD-SOI嵌入式MRAM技术
B. Naik等人，GlobalFoundries
具有2b ECC的40Mb，0.8V嵌入式MRAM在-40°C至125°C的温度范围内实现了可靠的操作，具有5倍的焊料回流，400°C的BEOL流动性和1e6的耐力循环以及在105°C时600 Oe的备用磁体抗扰度达10年。高磁阻（MR）比（Rap-Rp）/ Rp，其中Rp是并联电阻或状态“ 0”，Rap是反并联电阻或状态“ 1”，并且品质因数MR / s（Rp ）电阻分布如图7所示。
图7 Rp和Rap的位单元电阻分布显示了28 s（Rp）的间隔。
图8显示了在37个ticks 时AP-> P和在28个ticks 时P-> AP的shmoo数据，在-40C时0.8V时200ns的写脉冲为200ns。
图8.在200ns写脉冲时，在37个ticks 处为AP-> P写shmoo，在28个ticks 中写P-> AP shmoo。
图9中示出了读取shmoo，其示出了在19ns读取脉冲下的操作。
图9.读取shmoo，显示在19ns处的读取操作。
预计在105°C下10年的待机磁场抗扰度为600 Oe。图10显示了10年抗扰性下的待机磁场与温度的关系。
图10.待机磁场抗扰度与温度的关系。
在主动模式下，500 Oe的抗磁性受到耐力极限的限制。
4. 面向L4缓存应用程序的STT-MRAM进程和性能的2MB阵列级演示
Juan G. Alzate等人，英特尔公司
显示了2MB STT-MRAM阵列的L4缓存级应用程序性能和可靠性。这就要求在工业操作温度范围内具有高密度，高带宽和高耐久性。表I中显示了STT-MRAM的L4高速缓存应用程序所需的规范。
表I. L4缓存应用程序中STT-MRAM的目标规范。
要替换SRAM或eDRAM，需要大于256 GB /秒的带宽和大于10Mb/mm2的阵列密度。如图11所示的密度要求限制了位单元的间距和访问晶体管的尺寸，因此限制了STT写入可用的最大电流，因此将数据保留时间在110°C的最高工作温度下限制为*秒。
图11.与eNVM应用程序相比，L4缓存所需的位单元间距更小。
另一方面，要求1e12个周期的写入耐久度会限制最大写入电流，以确保耐久度保持在ECC可校正的范围内。为了实现小于100 dpm的可接受的ECC可校正的1 Gb阵列误码率（BER）（1 Gb阵列失败概率为1e-4），所需的固定和随机写入错误率（WER）错误如图12所示。两种不同的体系结构，具有三重纠错（TEC）的128b字和具有双重纠错（DEC）的512b字。对于1e12写事件，随机BER需要为1e-8至1e-10。
图12.固定位置失败（虚线）和随机失败（稳定）的允许BER的ECC计算与1Gb阵列失败概率（ECC不可纠正）相比，假定具有三重纠错（TEC）的128b字（蓝色）或具有三次错误校正的512b字双重错误校正（DEC）（橙色）。
55nm MTJ需要可靠的堆栈优化和反应离子蚀刻（RIE）工艺。发现有缺陷的故障是会降低电阻和TMR的短路模式（硬性短路和软性短路）。融合了时间= 0时的失败位。可接受的WER电平和较短的写入脉冲需要使MTJ过驱动，受可用驱动电流和耐久性考虑因素的限制，如图13所示。
图13.写入电流分布受可用驱动电流和耐用性要求的限制，以及读取干扰的要求。
最小电流是读取干扰所需的电流，并且随着温度降低而提高。图14中显示了NVM应用程序和经过优化的L4高速缓存设备（具有10ns写脉冲）缩放的MTJ的写错误率曲线，蓝色显示。
图14.不同设备的写入错误率（WER），以蓝色显示优化的L4缓存MTJ。
WER的关键条件是在-10°C，但是随着温度的升高，MJT变得更容易写入，而在更高的温度下VCC可以降低。由于缺陷的热激活会导致MgO介电击穿，因此在105°C下进行了耐久性测试。
5. 利用非易失性调制将STT-MRAM用于片上混合存储器的新型集成
三星电子公司半导体研发中心J.-H Park等
三星表示，如图15所示，可以在28nm FD-SOI逻辑的单个8Mb芯片的单独区域中具有高保留或高速STT-MRAM混合存储器。
图15.可以具有两个不同子区域的片上混合存储器的示意图，这些子区域具有调制的非易失性的MTJ阵列：I区具有宽松的非易失性以实现高速操作，II区具有严格的非易失性以实现高保留要求。
在220℃下显示保留10年。对于高速操作，对TMR，短故障概率，过载和写入错误率进行了改进。通过调整MTJ的垂直磁各向异性（PMA）的大小而无需修改沉积过程，可以控制选定区域的非挥发性。图16显示了10年的数据保留温度与MTJ开关电流的关系。
图16. 10年数据保留温度与MTJ开关电流的关系。
为了实现高速操作，需要宽的读写余量。在RA较低的情况下，通过最大程度地减少短路故障，可以通过提高TMR来提高读取余量。比较了两个不同的MTJ流程，流程A和流程B。更高的击穿电压（如图17所示），更低的开关电压，更大的读写之间电压余量和更紧密的分布可实现更大的写裕度。
图17.击穿电压与MTJ电阻的关系。
图18显示了分别与流程A和流程B的两种MTJ集成在一起的8Mb eMRAM宏的写shmoo图。对于较短的脉冲宽度条件，过程A通过的MTJ具有大大减少的写入失败。
图18.两种不同过程（过程A（a）和过程B（b））的室温写入shmoo图随脉冲宽度和位线电压的变化而变化。
通过在单个芯片中实现性能的高度可调多样性，就好像嵌入了多个异构存储器一样，高性能和高保留率的存储器都可以在同一芯片中实现，从而形成了混合存储器。这是通过调制PMA能量来控制MTJ的非易失性来完成的。
6. 自旋传递扭矩MRAM具有可靠的2ns写入能力，适用于末级高速缓存应用
IBM-三星MRAM联盟
与低密度三端SOT（自旋轨道传输）设备相比，两端设备可靠的2ns和3ns切换，可为最后一级缓存（LLC）应用实现快速而密集的MRAM产品。使用49nm CD MTJ，在1e-6写入错误下限时，具有100％WER成品率的STT-MRAM实现了可靠的2ns切换。
在图19中，对于两种不同的自由层设计Stack1和Stack2，在400°C退火60分钟时，开关电流随着脉冲宽度的减小而增加。
图19所示。两堆不同自由层材料的开关电流与脉宽的关系曲线分别显示了热激活的长脉宽状态和短脉宽的进动开关状态。
对于10ns及以上的长写入脉冲，开关会被热激活，但对于10ns及以下的短脉冲，则处于进动切换状态，受电子自旋角动量守恒的支配。需要小于10ns的写入脉冲的LLC应用在由自由层材料特性决定的进动切换方式下工作。较短的脉冲宽度显示出开关电流的急剧增加，WER斜率的下降和WER异常的发生，所有这些都可以通过材料优化来解决。
用标称尺寸为49nm的自由层I型制造的254个器件的中值能垒Eb = 55kT，具有2 ns的写入脉冲，达到了要求的1e-6 WER基底，如图20所示。CD= 49nm的单个器件和2ns的写入脉冲到达1e-11 WER底限。
图20（a）显示了WER与达到所需1e-6误差底限的写入电压的函数关系，并显示了2ns脉冲的形状和持续时间，FWHM为1.7ns。
在较小的36nm MTJ的测试中，以3ns写入脉冲测试的所有256个器件均达到1e-6误差基底，以2ns写入脉冲测试的256个器件中的242个达到W0操作的1e-6误差基底，而228达到了所需的误差。W1操作的地板。观察到参考层WER异常，称为回跳。
7. 22nm STT-MRAM，用于回流和汽车用途，具有高良率，可靠性和抗电磁干扰性能以及屏蔽选项
J. Gallagher等人
使用0.046um2的单元面积（容纳不同CD 的MTJ）来生产22nm的32Mb嵌入式STT-MRAM，以满足不同的保留和性能要求。该技术支持6倍的回流焊能力和-40C至150C的操作，数据保留时间超过10年。最新的工艺使每个晶片的中位t 0芯片位失效为零，这是由于主要改进是消除了MTJ短路缺陷。如图21所示，由于TMR随温度下降，在150°C下获得高产量的主要挑战是减小读取窗口。
图21 TMR下降导致的读取窗口减少
由于磁性开关的随机性，因此使用写验证-写操作，其中第一个脉冲包含了较低幅度的写脉冲，以节省功率并最大程度地降低了耐力应力。如果多次低振幅发射未能成功完成写入，则可能需要最终的高振幅写入脉冲才能获得高良率。在25°C下，一次射击成功写入所有单元，而在-40°C下，0-15％的骰子需要第二次射击。通过六个模拟回流周期证明了回流焊的可靠性，这相当于在225°C下保持10年。由于耐久性在低温循环下具有最高的故障率，因此在-40°C下测试了1e6个写周期，因此产生的0.029ppm的故障在ECC的1ppm范围内。
图22显示100K周期后并行（Rp）或反并行（Rap）单元读取电流均无变化
如图23所示，读取干扰率在1e12周期内显示<1ppm，是位线偏置电压的函数。
图23显示的读干扰率在1e12周期内小于1ppm，这是位线偏置电压的函数。
磁抗性研究表明，分别在25°C，85°C和125°C下进行1100、750和600 Oe的10年暴露时，封装的MRAM阵列的待机误码率低于1ppm BER，如图24所示。
图24. BER低于1ppm的封装MRAM阵列，分别在25°C，85°C和125°C下10年暴露于1100、750和600 Oe。
封装内屏蔽用于防止3.5 kOe磁铁受到篡改。未屏蔽样品的故障率在约一秒钟后为〜30％，而屏蔽部件在25℃80小时后的灵敏度小于1e6，故障率小于1 ppm。
CD较小的零件可用于更高的性能，折衷于回流焊功能，但在> 150°C的温度下仍能保持10年以上的很高保质期。表II和III显示了0.038um2单元的读写性能。表II示出了在125℃下的读取时间和电压shmoo，示出了6ns的读取周期。
表二: Shmoo显示了125°C时的读取脉冲宽度和位线电压
表III显示了在-40°C时进行多次编程的位线写入电压和编程脉冲宽度shmoo。较小的CD在-40°C下经过1e9个写入循环后，其耐久性优于1ppm。
表III. Shmoo显示的位线写入电压具有脉冲宽度，可在– 40°C下进行多次编程。
原文：https://dwz.cn/62Tx4KwO
1000篇！芯片设计/制造精品文章免费送！