【学术论文】高速PCB电路电源完整性仿真分析

摘要：

针对日益复杂的高速印制电路板(Printed Circuit Board，PCB)电源电压波动问题，提出一种基于电源分配网络(Power Distribution Network，PDN)与目标阻抗协同仿真设计的方法，对1.15 V电源网络的电源完整性(Power Integrity，PI)进行研究。主要涉及两个方面：(1)直流分析，通过加宽覆铜面积、减少回流路径等措施使1.15 V电压降从9 mV跌落至2.5 mV、温度从1.3 ℃降至0.1 ℃、直流电流密度从91.340 3 A/mm2降至82.393 5 A/mm2；(2)交流分析，从谐振分布和PDN输入阻抗分析，在987.34 MHz谐振点处添加22 μF去耦电容，搭建去耦网络去除风险点。仿真结果表明该方法有效地减少了高速PCB电路潜在的电压波动和目标阻抗不匹配的风险，从而提高了电源系统稳定性和可靠性。

中文引用格式： 孟祥胜，车凯，栗晓锋，等. 高速PCB电路电源完整性仿真分析[J].电子技术应用，2019，45(9)：50-52，59.
英文引用格式： Meng Xiangsheng，Che Kai，Li Xiaofeng，et al. High-speed PCB circuit power integrity simulation analysis[J]. Application of Electronic Technique，2019，45(9)：50-52，59.

0 引言

随着半导体技术的快速发展，电子设备的集成度^[1]不断提高，性能不断加强，同时系统的功耗不断降低，这给系统的电源设计带来巨大挑战。PI^[2-5]的仿真分析已成为高速数字系统设计过程中不可或缺的环节之一，设计一个稳定可靠的电源方案是系统正常工作的前提。本文以IMX53的8层高速板卡为例，通过目标阻抗法对电源分配网络^[6-9]的PDN问题进行优化，使得系统的电源完整性满足设计要求。

1 电源完整性分析

PI是指电路系统的供电电源在经过传输网络后提供符合器件工作的电源要求。PI分析的目的为电源方案的设计提供指导，为系统正常工作提供高性能电源；PI设计的目的是降低电源平面和地平面的阻抗，借助电源分析工具优化电源平面和地平面阻抗，消除谐振点处阻抗不匹配，提高板卡的可靠性、安全性和电磁兼容性。

1.1 PDN的设计与目标阻抗

目前，PDN设计技术已经成为混合数字系统设计的关键技术之一^[10-13]。在高速数字系统中，PDN阻抗受频率影响较大，电源供电端(Voltage Regulator Module，VRM)是PDN的电源供电端，不同的VRM会导致阻抗曲线发生变化;当瞬时流通过时，会导致电源平面阻抗不匹配，产生电源波动和电压摆动，造成系统供电不连续，影响系统的正常工作^[14-15]。为确保系统正常工作，去耦电容^[16-17]应尽量靠近芯片电源管脚处且保证阻抗尽量小，优化电源平面的阻抗特性。

高速PCB电路的PDN简化模型如图1所示，该模型包括VRM、PCB平板电容、封装基板电容、片上电容^[18]和芯片。

去耦电容作为高速信号的终端负载和信号线上的隔离器件，当负载瞬时电流发生变化时，稳压电源不能实时响应，去耦电容将直接为负载芯片提供电流。因此在交流信号电路中加入耦合电容，降低了电源系统中的交流阻抗。PDN简化模型的目标阻抗^[19-21]定义如式(1)所示^[22-23]：

式中：Z_T为目标阻抗，U_dd为电源电压，rip为电压波动范围，I_max为最大瞬态电流。

1.2 PI设计优化流程

针对日益突出的PI问题，本文提出一种基于PDN与目标阻抗协同仿真方法，PI设计优化流程如图2所示。首先通过直流压降仿真分析1.15 V电源平面压降、电流密度及温升等指标，减少不合理的电源层分割以及不理想的电流路径造成的压降过大、电流密度偏大和温升偏高等问题；在此基础上重点分析了L4_POWER 1.15 V电源网络在1 MHz～1.5 GHz范围内的谐振频点，并结合多极网络(Multi Pole Network，MPN)并联多个22 μF去耦电容，消除在987.34 MHz产生的谐振效应，从而减少噪声耦合；最后通过PDN输入阻抗仿真分析1.15 V电源平面处阻抗特性，判断ZT是否小于目标阻抗，并根据判断结果添加去耦电容消除谐振点，去除PDN的谐振风险。

2 仿真结果分析

2.1 IMX53板卡介绍

本文以IMX53的8层板卡为例，进行电源完整性仿真分析，仿真分析软件采用Allegro PCB PI Option XL。IMX53板卡布线如图3所示， PCB板叠层设置为：TOPL2_Gnd-L3_Signal_1-L4_Gnd/Pwr-L5_Gnd/Pwr-L6_Signal_2-L7_Gnd-Bottom，处理器IMX53主频可扩展到1 GHz～1.2 GHz，SDRAM采用MT41J128M16HA，主频在1 333 MHz左右。JTAG口的电压1.8 V，SDRAM电压1.5 V，VDD_ANA_PLL电压为1.3 V，NVCC_GPIO电压为3.3 V，VDDGP电压1.15 V。

2.2 直流分析

在高速数字系统设计中，存在大量平面层分割、过孔、不理想的电流路径和信号线的分布，直接导致了PDN的直流供电受到影响。因此对电源平面进行直流压降仿真有利于指导电源平面的过孔设计，降低过孔直流电流密度，同时改善PDN的直流特性，防止过高电压降落产生的“轨道坍塌”造成的系统故障。直流压降分析了VDDGP 1.15 V电源平面上的电压降落。表1为该PCB 1.15 V电源平面直流优化前后结果。

电流密度的计算公式如式(2)所示：

式中：I为电源平面的电流密度；K是与环境相关常量包括内线层和外线层，内线层K=0.024，外线层K=0.048；T为温升；A为电源网络覆铜面积。通过对VDDGP 1.15 V电源平面的直流压降仿真分析表明，优化后1.15 V电源的电压降落从9 mV降至2.5 mV，温升从1.3 ℃降至0.1 ℃，电流密度从91.340 3 A/mm²降至82.393 5 A/mm²，优化后的电源平面特性得到改善。

2.3 交流分析

2.3.1 谐振分布仿真分析

PCB电源平面为分布式网络，可等价为矩形谐振腔。不同频率的信号经边缘反射后产生谐振效应，导致在不同的谐振点产生不同的压降。通过Sigrity Power SI工具进行板级不同频率的谐振点分析，包括芯片引脚电压、阻抗连续特性、信号反射等，重点分析了L4_POWER 1.15 V电源平面在1 MHz~1.5 GHz范围内的谐振模式，发现在电源平面与地平面存在987.34 MHz的谐振效应, 如图4(a)所示。为消除谐振效应，采用多极网络(Multi Pole Network，MPN)并联多个22 μF的去耦电容，搭建去耦网络以达到匹配阻抗的目的，确保信号的有效传输。图4显示了通过去耦电容优化前后的电源平面谐振情况，表明电源平面的电压波动满足设计要求。

2.3.2 谐振分布仿真分析

PDN输入阻抗仿真分析了负载处的高频阻抗Z与目标阻抗之间的关系，当高频阻抗大于目标阻抗时，电源电压波动会超出安全范围，可能损坏芯片，造成电源系统的崩溃^[24]。IMX53 1.15 V电源网络允许波动范围为5%，最大电流为2 A，截至频率987.34 MHz，本文中的板级目标阻抗为28.75 mΩ，优化后的1.15 V电源平面的PDN输入阻抗为20.43 mΩ，小于目标阻抗28.75 mΩ。

1.15 V PDN输入阻抗如图5所示，优化前电源阻抗超过目标阻抗，通过在芯片周围添加22 μF电容去除风险点，添加过孔，减小过孔等效电阻(Equivalent Series Resistance，ESR)和等效电感(Equivalent Series Inductance，ESL)的压降，降低电源平面阻抗。仿真结果表明在987.34 MHz内输入阻抗小于28.75 mΩ，1.15 V PDN输入阻抗满足设计要求，不存在谐振频率，仿真结果如图5所示。

3 结论

本文以典型IMX53高速数字系统为例，提出一种基于PDN设计与目标阻抗协同仿真设计方法并进行直流和交流后仿真验证。在直流分析中，从电压降、温升和电流密度三个方面对1.15 V电源网络进行分析，通过增大覆铜面积、减少电流的回流路径等措施使电源网络直流电压分布得到改善；在交流分析中，运用目标阻抗法对谐振分布和PDN输入阻抗进行分析，在电压波动较大处放置22 μF去耦电容，减小电源平面和地平面间的谐振，使1.15 V电源平面的电压波动符合设计要求。

参考文献

[1] SRIDHARAN V，SWAMINATHAN M，BANDYOPADHYAY T.Enhancing signal and power integrity using double sided silicon interposer[J].IEEE Microwave and Wireless Components Letters，2011，21(11)：598-600.

[2] WHATMOUGH P N，DAS S，HADJILAMBROU Z，et al.Power integrity analysis of a 28 nm dual-core ARM cortexA57 cluster using an all digital power delivery monitor[J].IEEE Journal of Solid-State Circuits，2017，52(6)：1653-1654.

[3] KIM H，KIM J，PARK J.Design optimization of board level signal integrity depending on PCB stack-up configuration in a mobile device[C].2017 Asia-Pacific International Symposium on Electromagnetic Compatibility.IEEE，2017：334-336.

[4] SCOGNA A C.Signal integrity analysis of a 26 layers board with emphasis on the effect of nonfunctional pads[C].IEEE International Symposium on Electromagnetic Compatibility，2008：1-6.

[5] 徐慧敏，朱薇薇，施建安.基于多场景FSDB向量解析提高电源完整性分析覆盖率[J].电子技术应用，2018，44(8)：10-12.

[6] 张木水.高速电路电源分配网络设计与电源完整性分析[D].西安：西安电子科技大学，2009.

[7] SWAMINATHAN M，KIM J，NOVAK I，et al.Power distribution networks for system on package：status and challenges[J].IEEE Transactions on Advanced Packaging，2004，27(2)：286-300.

[8] 王保坡，杜劲松，田星，等.基于混合遗传算法的去耦电容网络设计[J].电子技术应用，2015，41(7)：146-149，153.

[9] 马秀荣，白红蕊，白媛，等.一种抑制电源分配网络并联谐振的方法[J].电子技术应用，2012，38(8)：59-62.

[10] 郭广阔，黄春跃，吴松，等.基于HFSS的埋入式电容串扰分析[J].电子元件与材料，2014，33(4)：60-63.

[11] SWAMINATHAN M，KIM J，NOVAK I，et al.Power distribution networks for system-on-package: status and challenges[J].IEEE Transactions on Advanced Packaging，2004，27(2)：286-300.

[12] WANG C，MAO J，SELLI G，et al.An efficient approach for power delivery network design with closed-form expressions for parasitic interconnect inductances[J].IEEE Transactions on Advanced Packaging，2006，29(2)：320-334.

[13] SWAMINATHAN M，ENGIN A E.Power integrity modeling and design for semiconductors and systems[M].Englewood Cliffs，NJ，USA：Prentice-Hall，2007.

[14] CHANDANA M，MERVIN J，SELVAKUMAR D.Power integrity analysis for high performance design[C].2015 International Conference on Control，Electronics,Renewable Energy and Communications(ICCEREC)，2015：48-53.

[15] Lu Hongmin，Guo Yanlin，Wei Jing，et al.New ultrawideband electromagnetic bandgap structure used for simultaneous switching noise suppression[J].Journal of Beijing University of Posts and Telecommunications，2012，35(4)：15-18.

[16] WU T L，CHUANG H H，WANG T K.Overview of power integrity solutions on package and PCB：ecoupling and EBG Isolation[J].IEEE Transactions on Electromagnetic Compatibility，2010，52(2)：346-356.

[17] 马秀荣，孔德升，吴健.去耦电容特性阻抗反谐振点的分析与应用[J].电子技术应用，2013，39(9)：61-62，69.

[18] CARRIO F，GONZALEZ V，SANCHIS E，et al.A capacitor selector tool for on-board PDN designs in multigigabit applications[C].2011 IEEE International Symposium on Electromagenetic Compatibility(EMC).IEEE，2011：367-372.

[19] Wang Lixin，Zhang Yuxia，Zhang Gang.Power integrity analysis for high-speed PCB[C].2010 First International Conference on Pervasive Computing，Signal Processing and Applications，2010：414-418.

[20] DREWNIAK J.Power integrity concepts for high-speed design on multi-layer PCBs[C].2017 IEEE International Symposium on Electromagnetic Compatibility & Signal/Power Integrity(EMCSI)，2017：1-41.

[21] 李晋文，曹跃胜，胡军，等.基于动态目标阻抗的DDR3电源完整性仿真[J].计算机工程与科学，2014，36(3)：399-403.

[22] SHEN W，TANG W M，WANG Y.Analysis of power integrity for high-speed PCB[J].Modern Electronic Technology，2009(24)：213-218.

[23] He Yan，Liang Changhong，Liu Qinghuo.Novel array EBG sructure for ultrawideband simulataneous switching noise supression[J].IEEE Antennas and Wireless Propagation Letters，2011，10：588-591.

[24] 王晓.高速芯片电源/地线网的信号完整性分析[D].上海：上海交通大学，2007.

作者信息:

孟祥胜，车  凯，栗晓锋，李玖法，李苏炫，何雪琴

(湖北汽车工业学院 电气与信息工程学院，湖北 十堰442002)