为什么要学仿真 老wu用Hyperlynx撩高速PCB的SI/PI/EMC
为什么要学仿真 老wu用Hyperlynx撩高速PCB的SI/PI/EMC
老wu的博客里正在售卖《Hyperlynx高速电路仿真实战》这本仿真教程书，很多关注老wu博客的朋友们也第一时间通过老wu的微店（https://weidian.com/i/2019798819?wfr=c&ifr=itemdetail）进行了购买，但也有一些朋友们在疑虑，通过微店向老wu咨询，说自己的工作主要是Layout，要不要学仿真，或者自己是学生，如果学仿真的话，以后毕业了会不会比较难找与仿真相关工作，目前貌似在各大招聘网站搜索SI或者仿真等关键字，仿真相关的招聘职位还蛮少的 ( ´◔‸◔`) ，也有很多做了多年Layout的朋友，也意识到了SPI、PI、EMC及仿真在工作中的重要性，准备深入去学习，但担心自己不是相关专业毕业，数学也基本还给老师了，电磁波等相关理论在学校专业里头压根就没学过，能学好仿真吗？
这些问题老wu在微店里给大伙逐个进行了回复，同时老wu自己也在总结，面对大家共同的疑惑，老wu觉得需要在博客里写一些东西，分享给大家，让大家对仿真这个行当有个初步的认识，打消顾虑，能够用好仿真工具帮助提自己提高工作效率，同时，也能降低老wu在微店里逐个码字回复问题的工作量，最重要的是，能够带领大家，义无反顾的入坑，更多的到老wu微店里购买《Hyperlynx高速电路仿真实战》这本不错的仿真教程，O(∩_∩)O~
以上，便是《老wu用Hyperlynx撩高速PCB的SI/PI/EMC》博客连载文章的出发点，由于老wu个人确实技术有限，如果文章中出现什么纰漏或者错误，还请各位批评指正。
回到这篇博文的主题，为什么要学仿真呢？
仿真，在维基百科里是这么定义的，仿真泛指基于实验或训练为目的，将原本的系统、事务或流程，建立一个模型以表征其关键特性(key characteristics)或者行为/功能，予以系统化与公式化，以便进行可对关键特征做出模拟。
计算机试验常被用来研究仿真模型（simulation model）. 仿真也被用于对自然系统或人造系统的科学建模以获取深入理解。仿真可以用来展示可选条件或动作过程的最终结果。仿真也可用在真实系统不能做到的情景，这是由于不可访问(accessible)、太过于危险、不可接受的后果、或者设计了但还未实现等。
老wu个人觉得，对于你所未知的，没把握的，具有风险的设计，便需要进行先期的仿真验证，规避项目设计失败的风险。
举个栗子，为你的狗狗盖个木屋，你需要进行CAD三维仿真吗？直接拿起榔头DuangDuangDuang三两下就搞定了，如果钉错了，拆开重新再钉过也没什么大不了的，而如果盖的是摩天大楼，那在动工之前，就要开始对设计图纸进行仿真，包括地质结构影响，风力的影响，建筑的结构设计合理性等等都要进行仿真，因为一旦开建后，再发现因建筑结构设计不合理需要重建，其代价是不可承受的。
老wu觉得，现在的PCB Layout的复杂度已经跟建造摩天大楼类似了，PCB Layout在整个电子产品的设计流程中，已经跟硬件原理设计和软件设计一样重要，甚至要更加重要一些，因为现在的IC集成度越来越高，而且IC原厂也围绕自身IC的市场定位，为应用厂商提供各种各样的“Turnkey”解决方案，很多原理性的功能设计原厂已经帮我们做好了，而现在的PCB，因信号速率的提升，已经不再仅仅是单纯的实现电路板上各个元器件引脚之间的电气互联的功能，PCB 开始呈现出原理图上没有描绘出来的附加的东东 。这些额外的东东会让我们原先所设计的逻辑功能出现错误的结果，造成整个电子产品设计项目的失败。
在晶体管盛行的那个年代，PCB上的铜箔走线貌似只是作为替代铜电缆，将各个元器件连接起来，以方便电子产品的快速批量生产、故障测试和维修。PCB Layout就是把各个器件间的网络连通就OK了。
现在，集成IC的功能越来越来越强大，在一颗SoC上集成了数字、模拟和射频功能，使得PCB上的分立元件正在逐步减少，但是却对PCB的生产工艺和PCB元器件的布局、布线要求更加苛刻。
PCB上的铜箔已经不再仅仅是扁平化了的实现器件间相关网络互联的铜缆，而是演变成了一个微波传输线网络。现在，PCB Layout已经不是如原理图上所示的2D平面互联关系了，我们画板时，需要打开[写轮眼]，以3D的视界去对待PCB上的电介质、铜箔导线、过孔、元器件之间的传输关系。
开启了写轮眼后，PCB上竟然冒出这么多新的名词来，传输线、串扰、反射、直流压降、趋肤效应、时序、叠层、阻抗控制、PDN目标阻抗、同步开关噪声、过冲、反射、衰减、地弹…… 吓死宝宝了 …
接下来，开始高能烧脑，如果您刚接触高速PCB设计，请在老司机的陪同下观看，如果由此产生的任何高速PCB设计恐惧症而影响到您的职业生涯，与老吴扮演的老wu无关，O(∩_∩)O~
传输线 transmission line
原理图上两个器件之间的网络关系，就是直接在原理图用连线将器件的pin脚连接起来，或者直接放置网络标号即可
而随着现在电子产品器件开关信号切换频的提高，信号上升下降沿变短，在PCB上的走线，并不能再像原理图所标示的那样，就是一个短路的导线，信号从发送端经导线传输到接收端，并不是瞬间到达了，虽然电磁波在PCB上的传输速度很快，但对于现今以GHz切换的频率面前，光速都显得太慢了，就好像人类要在浩瀚的宇宙中旅行一样，即使宇宙飞船以光速飞行，到达离太阳系最近的恒星比邻星都需要4.22年。
高速PCB设计，信号会产生反射，因为PCB上的走线是有一定阻抗的，阻抗不连续便会导致信号反射。信号反射再加上信号传输的时延，便会导致信号逻辑的判断出现问题，就像老wu以前读书的时候，到学校操场里开大会，学校领导在台上讲话，我们能听到回声，这就是因为声音的传播速度相对广阔的学校操场来说，还是太慢了，声音有延迟，遇到建筑物后有反射回来，不断的叠加，最后在广播里形成了刺耳的啸叫。所以，对于PCB上承载着高速信号的关键信号线，必须将其当做传输线来看待。传输线是一种新的理想电路元件，其具有两个非常重要的特征：特性阻抗和时延。
电源分配网络 power distribution network （PDN）
在原理图上的电源网络连接表示很简单，直接放电源网络符号就可以了
而在PCB中的电源网络这是这样的
如果你玩的是单片机，或者早期的ARM SoC，你可能体会不到PDN的影响，而现在，主流的智能设备都是多核心的，频率已达2GHz以上，并且诸如DDR4等新的总线技术正在逐步成为PCB设计的主流，最近比较火热的话题就是Intel、三星、台积电正在火拼芯片的制程，10nm、7nm，晶体管的特征尺寸( feature size) 越来越小，数字 IC 的集成度越来越高、速度越来越快、功耗越来越大、而内核电压却越来越低,摩尔定律并没有失效，这种趋势在将来很长一段时间内依然会延续。
IC的核心电压虽然降低了，但是消耗的电流却在逐步的增大，对于集成超过20亿个晶体管的IC , IC的平均消耗电源电流大于 130 A, 相对于平均电流而言，随着更快的核心开关频率的增长，其内核的瞬态电流消耗大约10的12次方安培/s，老wu直接吓尿了…
再加上内核(core)电源电压越来越低，目前已经低于1V。数字IC的这些特点导致了 PI(power integrity)问题的出现。PI 问题又与SI(signal integrity)、RE(radiated emission)问题等密切相关.这就对高速高密度 PCB 上的 PDN ( power distribution /delivery network) 设计提出了越来越高的要求.
正确设计的电源分配网络（PDN）能为CPU运行所需的瞬态电流提供足够低的阻抗路径。由这些电流与PCB的PDN阻抗的相互作用导致的电压噪声必须保持在CPU器件手册所规定的工作电压范围内，以防止CPU运行异常。
我们在设计PCB时，需要精心设计电源分配网络网络（PDN）以最小化所关心频率范围内的目标阻抗。 适当的PDN设计可防止在正常工作条件下发生的电压瞬变期间违反芯片手册上所要求的Vmin或Vmax，避免IC工作异常。
叠层
原理图并未有标注出你的PCB的物理结构信息，PCB的成品厚度，电源层、地层、信号层的层叠结构将由PCB设计工程师来确定，而层叠结构的合理性将显著影响PCB信号质量和性能。
PCB叠层设计在整个PCB设计流程中扮演着核心角色，合理的PCB叠层设计是实现产品最佳性能的最重要的方法之一。 使用不适当的板材，信号层与对应的参考平面层的间距合理性等等，将显著降低信号传输的完整性，增加EMI辐射和串扰，并且产品更容易受到外部噪声的影响，从而大大降低产品的可制造性和长期可靠性，因此，作为一位优秀的PCB设计攻城师，必须对PCB结构和板材选择和成本的因素有良好的了解。
去耦电容
更让老wu受不了的是去耦电容，在原理图上，去耦电容可以成组的摆放，如下图DDR内存的去耦电容原理图所示，复制粘贴复制粘贴，好惬意，O(∩_∩)O~
这么多电容，在PCB上该怎么摆放？也许PCB Layout指南手册会告诉你，去耦电容要尽量靠近IC的引脚，并且越短越好。
但有时受IC走线影响，去耦电容没法靠近IC摆放，为了留出信号走线通道，不得不将去耦电容挪远一点，但又怕电容离引脚太远了，会不会有问题，心里又没底。
电容器的摆放应该根据电容值的不同而区别对待，小电容应该距离芯片供电引脚近一些，大电容则可以适当远离一些也没关系，这是因为电容有一个重要的概念—去耦半径，这个半径就是去耦电容能够起到有效去耦的距离范围，如果去耦电容摆放离芯片供电引脚超出其去耦半径，电容则起不到应有的去耦作用。
同步开关噪声 Synchronizing Switching Noise （SSN）
当芯片的多个I/O口同时同向翻转，比如从1到0的切换时候，多个I/O的buffer同时消耗的电流叠加在电源和地的Pin脚上产生一个较大的电流，这个变化的电流在封装和Pin脚的寄生电感L上会形成一个噪声电压dV=L*dI/dt，这就是同步开关噪声(SSN)，SSN通常通过引起信号失真导致信号完整性降低 , 从而减少系统的噪声容限。
延时和时序错误
延时是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，传输延迟主要取决于导线的长度和导线周围介质的介电常数。在高速数字系统中，信号传输线长度是影响时钟脉冲相位差的最直接因素，时钟脉冲相位差是指同时产生的两个时钟信号，到达接收端的时间不同步。时钟脉冲相位差降低了信号沿到达的可预测性，如果时钟脉冲相位差太大，会在接收端产生错误的信号，传输线时延已经成为时钟脉冲周期中的重要部分，过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。
回流路径
信号回流路径，即return current。高速数字信号在传输时，信号的流向是从驱动器沿PCB传输线到负载，再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。
PCB上每个从transceiver出发到receiver的信号必须最终回到transceiver一端，任何信号都需要这个回流路径。如果把驱动芯片发出信号的那个pin脚视作电压源的正极，把驱动芯片的GND脚视为电压源的负极，把接收芯片收到信号的那个pin脚视为负载的一级，把接收芯片的GND脚视为负载的另一级，整个信号回路就可以视为我们最常见的电压源驱动的负载电路。也就是说，在驱动和接收芯片的GND脚之间，存在电流流动。这个电流流动就构成了地电平面上的信号回流路径。
地电平反弹噪声和回流噪声
在电路中有较大的电流涌动时会引起地平面反弹噪声，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面上产生电压的波动和变化，这个噪声会影响其他元件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。
由于地电平面(包括电源和地)分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会生成地平面回流噪声。同样，电源层也可能会被分割为2.5 V，3.3 V，5 V等。所以在多电压PCB设计中，对地电平面的反弹噪声和回流噪声需要特别注意。
接地
原理图上的接地很简单，直接用接地符号表示出来就可以了，而接地在PCB上的处理却极其复杂，也有很多所谓的接地概念：数字地、模拟地、功率地、RF地、浮动地、大地、机架地等等，把人都搞晕乎了
对于数字电路来说，老wu觉得，PCB上并没有接地这么一个概念，地是农民伯伯种粮食的地方，还记得小时候学过的这首诗吗？锄禾日当午，汗滴禾下土（锄禾是谁？当午又是哪位？为什么汗又会滴在下土的身上？想不到古人也这么会玩 ( ´◔‸◔`) ）。
锄大地才是真正的地，PCB上我们应该忘记接地这么个概念，而应该将其视为0V参考及信号回流路径。
好吧，估计很多同学看到这都快睡着了，像什么过冲、趋肤效应、反射、热设计等等的概念，老wu会在博客系列文章中陆续结合Hyperlynx来仿真解释，单单说概念性的东西，是在太乏味了，更不用说各类总线协议了，像什么USB、HDMI、PCI EXPRESS、SERIAL ATA、JEDEC等等所关联的SI/PI/EMC/热设计等等问题，得把人搞疯咯
为什么要在PCB设计流程中引入仿真手段呢
现在的高速数字电路越来越复杂，产品生命周期迭代间隔越来越短，智能手机更新换代基本一年一换，每一代都会引入新的技术，PCB上各个功能模块之间的高速互联总线速率越来越快，对PCB的制造工艺要求也越来越高，现在打样一块高速高密样板再加上样品的SMT价格费用和时间周期，相对于之前我们玩单片机时的两层板来说，费用和时间周期的成本都要高出许多。
以前，我们画完原理图，就直接进入到PCB Layout中，Layout完成之后，稍微做些确认就可以投板打样了，如果样板回来在调试过程中发现有原理性问题或者封装尺寸错误，我们大可以通过飞线的方法来补救
而对于现在高速信号的PCB，如果在样板中因SI/PI问题造成的系统错误，我们很难通过飞线来解决了，我们只能通过仪器的测量，预估信号完整性问题到底出现在哪里，再打一板试试看看看运气和人品如何了，O(∩_∩)O~
在设计流程中的引入仿真手段与原型开发
为了确保电路设计的成功，消除昂贵的再版代价及潜在设计失败风险，就必须在设计流程的每个阶段进行周密的计划与评估。尽管没有能够替代提供测量并评估最终行为的实际原型的方法，但电路仿真给出了一个成本低、高效率的方法，能够在进入更为昂贵费时的原型开发阶段之前，找出问题所在。因此最佳的设计流程需要将仿真与原型开发结合进行。
原型开发阶段帮助工程师在产品进入市场之前，发现其存在的问题。在设计流程中加入仿真步骤，就能够预测并且更好地理解电路行为、对假设的情形进行实验、优化关键电路、对难以测量的属性进行特性研究，从而可以减少设计错误，加快设计进展。
预测电路行为
仿真的主要目的是预测并理解电路的行为。符合行业标准的SPICE仿真，或者其他类型的电路仿真（如IBIS模型），例如微控制器和VHDL的协仿真，能够完成这一主要目标。仿真永远也不会替代原型开发，这是因为现实世界中的某些效应，包括串扰、噪声、谐振等，要在仿真中对它们进行建模十分困难、费时，或是代价过于昂贵。但是，仿真确实提供了理解给定电路行为和特性的基本方法。利用这种思路，工程师能够在进入更为复杂的原型开发阶段之前，找出并修正存在于设计中的基本错误。
仿真可以真实地反映电路特性，能极其方便、快捷、经济地实现电路结构的优化设计，这对缩短电子产品的开发周期，降低电子产品的开发费用，提高电子产品的综合性能，参与产品的市场竞争，都有着十分重要的意义。
理论 OR 工具
no money no talk，no 理论 no 仿真，仿真工具只是方便了我们对理论模型的计算和验证工作，没有理论基础，就算你照着操作手册仿真出了结果，但无法对仿真结果做分析判断，一切都白搭。
如果你具备了仿真理论基础，对于简单的仿真目标，可以不用依赖仿真软件，直接手算都可以，或者利用excel或者vbs来写一些简单的辅助计算工具，只要你愿意，用算盘来计算制造原子弹都可以，O(∩_∩)O~，但对于复杂的仿真来说，没人那么干的，至少项目时间不允许你装逼，所以，理论是基础，而强大而完善的仿真工具能极大提高我们的仿真效率。
对于要立志深入钻研仿真的同学来说，去Amazon.com 上搜索“signal integrity”,然后将相关搜索到的电子书下载下来慢慢看，老wu发现这老外对这一块研究的实在是太深入了， 简直到了令人发指的地步，信号完整性的方方面面都有一本几百页厚厚的书等着你啃，有专门说接地的、专门讲传输线的、专门讲PDN的、有专门讲走线及过孔电流的等等，还有DesignCon的资料文档等等，都是不错的东西
而Layout可以从IC原厂的Design Layout Guide开始，包括TI、飞思卡尔、Altera、高通等的设计手册，都有设计SI/PI/EMC方面的讲解，再结合李玉山翻译的那本《信号完整性与电源完整性分析(第二版)》、于博士的信号完整性揭秘来入门，然后通过Hyperlynx去验证理论知识。
SI/PI仿真工程师 OR 高级Layout
老wu为什么推荐广大Layout攻城狮学习仿真技术，而不一定要往专职仿真这块发展。
因为随着高速电路的速度增快以及芯片电源电压的降低，高速电路的电源及信号完整性已然成为PCB设计成功与否的重要关键。正如忘了哪位大神说的那样，只有两种PCB设计攻城狮，一种是已经遇到过信号完整性问题的攻城狮，另一种是即将遇到信号完整性问题的攻城狮。
现在，高速高密电路越来越多，如果只是对EDA软件熟练掌握，能够快速的把板子布通，已经不能满足要求了，所以，现在但凡薪资待遇高一点的职位，都需要具备SI、PI、EMC相关的设计知识。
而专职SI、PI仿真工程师来说，都是大公司在玩，真的需要具备良好的理论知识的，需要掌握仿真模型，仪器测量等等，反正就是属于需要深入研究型的职位，不太符合老wu我的性格，而且具备专业仿真团队的公司都是大公司，一般的小公司玩不起高级的测试设备，太贵了。
反正就是高级Layout比专职仿真好找工作就是了，O(∩_∩)O~
EDA365论坛上有关于仿真职业的讨论，非常精彩，大家可以参考一下 http://www.eda365.com/thread-4041-1-3.html
为什么选Hyperlynx？
目前市面上用于PCB板级仿真的软件很多，如Hyperlynx、Sigrity、SIwave、CST Studio、SISSoft、ADS等等，但老wu个人推荐以Hyperlynx作为仿真入门的首选，Hyperlynx虽然不算仿真软件中最牛X 的，但很容易上手，良好易用的界面和向导功能，不会被复杂的仿真参数设置而搞晕。而且国外的很多IC原厂如意法半导体、Xilinx，altera，micron等等都有以Hyperlynx来仿真的例子教程，再加上目前国内关于Hyperlynx的教程也丰富一些，比较容易上手。Hyperlynx就像一个有不错颜值（虽然算不上惊艳）的邻家姑娘，容易把到手，内可以啪啪啪，外可以秀颜值，关键是要求不高好养活，O(∩_∩)O~
Hyperlynx都有哪些福利？
HyperLynx提供了一套完整的分析和验证软件，可满足PCB工程师在电路板设计流程中的任何需求。HyperLynx按照其功能来分，主要包含四大部分：信号完整性仿真、电源完整性仿真、电磁兼容仿真和热仿真。
对应的产品模块有：Hyperlynx SI（信号完整性分析工具）、Hyperlynx PI （电源完整性分析工具）、Hyperlynx 3D （3D电磁分析工具）、Hyperlynx Analog （模拟/混合电路仿真）、Hyperlynx DRC （设计规则检查）、Hyperlynx Thermal （PCB热分析工具）。
Hyperlynx SI
Hyperlynx SI包括前仿真LineSim、后仿真BoardSim分析功能。解决潜在的信号完整性（SI）问题、时序（ Timing ） ，串扰（Crosstalk）、EMC问题，分析信号的频率可以从0Hz到数十千兆Hz。提供有丰富的Design Kit，包括PCIE, SATA,SAS,RapidI/O等SERDES接口，DDR,DDR2,DDR3，DDR4，PCI‐X等高速同步通信接口。
主要特点:
业界公认的易用性
传输线特征阻抗，耦合，频域损耗模型的精确构建
丰富的参数扫描分析
优化的阻抗匹配端接方案推荐
集成的DDRx Wizard分析功能，快速完成DDR，DDR2，DDR3，DDR4，LPDDR，LPDDR2接口的时序验证，波形分析
业界领先的SERDES分析能力，包括Fast Eye 眼图分析、IBIS‐AMI、S参数、SPICE仿真、，误码率预测
先进的单过孔，差分过孔模型建构
与CES系统的无缝整合
兼容目前主流的PCB设计工具:
Mentor Graphics PADS layout, Xpedition PCB
Cadence Allegro, SPECCTRA and OrCAD Layout
Altium Protel and P‐CAD
Intercept Pantheon
Zuken CADStar、Visula and CR3000/5000 PWS
LineSim的主要特点:
业界领先的易用性
业界最多的模型支持：IBIS、EBD、PML、SPICE、VHDL‐AMS、S‐Param…
信号完整性，串扰，时序和EMC分析（8.0版本增加电源完整性分析）
阻抗、端接，拓扑设计和优化
DDR2 Derating分析
加扰激励源：阶跃，周期，PRBS，USB2.0兼容，8B/10B，自定义
眼图及眼图模板
传输线损耗精确建模：趋肤效应，介质损耗
最坏情况眼图和误码率分析
先进的过孔物理结构建模
S‐Param模型输出和Touchstone Model Viewer
波形自动测量
建立Constraint模板，通过CES与Mentor的PCB设计流程紧密结合
BoardSim的主要特点:
全板快速分析，不需要模型，产出检测报告
全板细节分析，需要模型，产出检测报告
交互式全板分析，需要模型，产出波形
多板分析
输出问题线路至LineSim中进行详细的What If分析
Hyperlynx PI
Hyperlynx PI包括前仿真LineSim，后仿真BoardSim功能，解决潜在的电源完整性（PI）问题，包括DC Drop分析、AC Decoupling分析、平面噪声传播分析、过孔旁路（Bypass ）分析，以及电源供应网络（PDN）、过孔S‐Parameter、Spice模型提取功能
主要特点:
业界公认的易用性
供电平面结构的精确建模
铜面损耗引起的直流压降（DC Drop）分析
确定过大的电流密度区域
多点分析供电网络的阻抗曲线
确定合适的电容选取、布局、焊接方法和叠层设计
仿真噪声通过IC管脚、过孔在平面层上的传播
提取供电电路（PDN）模型
建立精确的过孔模型，考虑旁路影响，平面谐振因素
HyperLynx DRC
HyperLynx DRC是高性能的EMI/EMC分析设计工具，具有专家系统的功能，可提供多种类型的电磁分析，并根据相关条件计算出电磁辐射的频谱图。
HyperLynx DRC内嵌EMC专家知识库，可以实现PCB板级设计EMC检查，报告出设计中对EMC设计准则的违规，并且指出可能的解决方案；支持常见的建模方式，也可以简单地指定元件管脚模型的相关参数迅速建立分析模型。
产品特点:
完整的PCB 板EMC 分析工具
扫描设计标记潜在EMC 问题
基于UMR（University of Missouri, Rolla）算法定量分析EMI等级
兼容目前主流的PCB设计流程
提供强大的API，支持开发复杂的EMI，SI DRC规则
Hyperlynx Thermal
Hyperlynx Thermal用于对PCB的热效应进行准确而可靠的分析。通过确定印刷电路板的温度及其梯度分析，元件和焊点的温度，设计工程师可以方便地定位并且解决设计中潜在的散热问题从而增加产品最大失效时间（MTBF，减少重复设计次数。由于采用局部变步长的有限元微分算法，计算速度与传统有限元算法比较有了很大提升。针对热传导、对流和辐射等情况，并考虑器件加装散热装置的影响，Hyperlynx Thermal可以迅速建立复杂的三维气流与热场模型。
Hyperlynx 3D EM
Hyperlynx 3D EM(IE3D)是一款用于3D结构的电磁场仿真优化工具，基于矩量法（MOM）求解积分形式的麦克斯韦方程组，属于全波电磁仿真分析软件。MOM精度很高，能解决广泛的电磁问题，同时针对特定问题，Hyperlynx 3D EM(IE3D)又开发了Fast EM，AIMS等快速算法功能，进一步提高计算速度，减少计算时间。
基于其核心技术以及优化算法，Hyperlynx 3D EM(IE3D)已经成为MMIC，RFIC，LTCC，SI，PACKAGE，HTS，SOP，SIP，IC互联等微波电路以及RFID天线，无线天线，微带天线设计的一种标准仿真分析工具。
主要功能
天线分析设计
阵列天线分析
微波器件分析
单片微波集成电路MMIC
射频集成电路RFIC
低温陶瓷共烧LTCC
信号完整性SI
PBG结构分析
封装package (SOP SIP)
高温超导HTS
IC互联
EMC/EMI
产品特色
● 直观友好的前处理界面
● 微带模型库，如传输线，分支结构，拐角等
● 具备布尔操作功能，编辑复杂模型
● 参数化建模，通过修改参数来改变几何结构
● 提供各种模型的CAD导入接口
Cadence Allegro
AWR Microwave Office
Autocad Dxf
GDSII
sat
GERBER
强大的后处理
● 直观漂亮的结果显示
电流分布（动态，静态显示）
近场分布（任意切片）
时域信号波形显示
辐射方向图（2D，3D图形）
端口参数（Z，Y，S参数）
● 各种坐标系
直角坐标系
极坐标系
smith原图
● 图形编辑
缩放
标记
最大值，最小值设定
增量设定
优秀的求解控制
● 均匀，非均匀的矩形，三角形网格自动划分技术
● AEC模型边缘网格细化技术
● De-embedding 技术精确提取电路参数
● 有限地面，差分端口定义，准确模拟PCB印制板ground
● 超薄，高介电常数介质层定义，厚度可低达0.1um，介电常数高达1000
● Periodic boundary周期性边界条件
● Spice及RLC等效电路参数提取
● 丰富的优化算法，优化各种电特性参数
GA
Powell
Random
Adaptive EM Optimizer
● 自适应宽频带扫描技术
● 多节点多CPU并行计算，提高计算规模
OK，关于为什么要进行PCB的仿真，为什么要用HyperLynx来仿真，不知忽悠你明白了没。
不明白也没关系，这只是老wu用HyperLynx撩SI/PI/EMC系列文章的开篇，后续老wu的博客（www.mr-wu.cn）会陆续出连载博文，以一位小白Layout的角度，基于HyperLynx这个大杀器，将信号完整性、电源完整性及相关的电磁兼容设计的知识点撸顺。
写技术性的文章，是非常耗费精力的，不像写玄幻小说，可以随便开吹，好吧，即使是能够随便开吹的，你也得能够有依有据能自圆其说吧，例如老wu这几天正在追的一部电视剧：鬼吹灯之精绝古城，虽然是一部有点玄幻的惊悚小说，但其作者天下霸唱在写这篇小说时，还是下了很多功夫的，认真钻研了很多古籍资料。
所以，为了保证技术的正确性，老wu也得必须查找引用很多资料，这将是一份非常耗费精力的事情，还真得不时要嚼两颗六味地黄丸补补精力，So，对于后续的《老wu用HyperLynx撩SI/PI/EMC》系列文章，老wu打算探索一下付费阅读的模式，象征性的收下费用。
收费标准，根据内容的复杂度收5-10软妹币不等，对于付费阅读的读者，老wu还会免费赠送一些仿真辅助应用程序，比如计算走线与过孔载流及温升的app、计算电容去耦半径及PDN目标阻抗的app等等，免费赠送给付费阅读的朋友，对于这个收费，老wu也想看看网友们的意见，大家可以在博客里给老wu发评论，或者直接微信@老wu
重大福利，凡是到老wu的微店（https://weidian.com/i/2019798819?wfr=c&ifr=itemdetail）购买了《Hyperlynx高速电路仿真实战》这本书+仿真配套视频+PCB设计视频套餐的朋友，都能够免费阅读《老wu用HyperLynx撩SI/PI/EMC》系列文章，并或者仿真辅助工具。
好了，没时间解释了，快上车，老wu下一篇用HyperLynx撩SI/PI/EMC系列文章就要放出了，还没买书的赶紧去老wu的微店买买买吧，O(∩_∩)O~