台积电5nm工艺进入试产阶段，同阶段良品率是近几代工艺中最好的 ...

台积电昨天宣布，他们的5nm工艺已经进入了试产阶段，并在开放创新平台下推出5nm设计架构的完整版本，协助客户完成5nm芯片的设计，该工艺的目标锁定具有高成长性的5G与人工智能市场，能够为芯片设计者提供不同等级的性能与功耗最佳化方案，支持下一代高端移动以及高性能运算产品。

台积电表示，相比于他们的7nm工艺，用5nm工艺打造出来的ARM Cortex-A72处理器能够提供1.8倍的逻辑密度，而且频率可以提升15%，在此制程工艺下也能生产出优异的SRAM，并以同样的比例提升晶体管密度，5nm工艺采用极紫外光微影技术，良品率也有优异的表现，与台积电前几代制程工艺相比，在相同的阶段达到了最佳的技术成熟度。

台积电可提供完整的5nm设计架构包括5nm设计规划手册、SPICE模型、制程设计套件以及通过硅晶圆验证的基础和接口IP，并全面支持通过验证的电子设计自动化工具以及设计流程。

结合此前苹果A14处理器即将流片的消息，看来台积电的5nm EUV工艺完成度相当的不错，现在开始试产的话年底或者明年年初就能小规模投产了，明年大家能用上5nm的手机处理器的可能性相当大。