最新超级结MOSFET技术还能否与第三带半导体一教高下？
TechInsights 的电源专家一致认为 (SiC) 和氮化镓 (GaN) 产品具有广泛的系统设计应用，例如：
数据中心（服务器电源等）
光伏发电机用功率调节器
不间断电源供应
汽车
车载充电
逆变器
工业电机驱动
可再生能源
太阳能逆变器
开关电源
碳化硅 (SiC) 和氮化镓 (GaN) 产品与硅 (Si) 技术
我们最近分析了东芝最新的“DTMOS VI”超级结 (SJ) MOSFET，即采用开尔文源的 TOLL 封装的 TK065U65Z。该器件的额定电压为 650 V，25°C 时的电流为 38 A，东芝引述的导通电阻 (R DSON ) 为 51 mΩ。将其转换为我们的芯片测量中的特定导通电阻 (R DSON *A)，结果为 16.81mΩ.cm2。
东芝 DTMOS VI' 超级结 (SJ) MOSFET、TK065U65Z 显微图像和规格
图1显示了器件MOSFET阵列的横截面，这看起来像一个标准的垂直MOSFET设计。只有在观察显示相对掺杂物浓度的图2时，才能观察到SJ结构。
与 DTMOS IV 的比较
2013 年，我们也在 PowerEssentials 报告中分析了来自 DTMOS IV 代的东芝 TK31J60W 600 V、31 A、25°C SJ-MOSFET。我们对该器件的裸片测量得出的 R DSON *A 为 18.54 mΩ.cm2，比新器件高约 10%。
尽管结构上大体相似，但代际之间最明显的两个差异是：
较旧的 DTMOS IV 器件具有沟槽栅极而不是平面栅极。 单元布局不同，DTMOS IV采用一维条纹，而DTMOS VI则采用平行排列的封闭单元。
图3 显示了DTMOS IV器件的栅极通过p型孔突出到N型漂移区，通道是沿着p型孔的界面垂直形成的沟槽。
在DTMOS VI的情况下，栅极位于Si芯片的顶部，与P型柱的边缘重叠，沿表面形成一个水平通道。
这里有几个对比鲜明的变化。
沟槽设计的实施往往会增加单元封装密度。这可能使我们相信，在较早的一代中应该存在更高的电流密度和潜在的更低的 R DSON*A。
相反，封闭单元设计的 DTMOS VI 器件的单元布局在芯片上提供了更多的通道面积。
显然东芝已经决定平面布局更合适。DTMOS VI 确实具有较低的R DSON *A，因此在这种情况下，单元布局必须取代由沟槽设计实现的封装密度。他们选择这个的确切原因很难确定，但可能有几个因素在起作用：
沟槽设计往往具有更复杂的制造工艺和更高的光刻掩模数量。与电荷平衡柱对齐也很重要，但也适用于平面结构。
可靠性和开关之间的权衡可能是一个因素，沟槽拐角处的高电场可能会带来挑战，因为开关 SJ-MOSFET 自然具有大电容，因此需要仔细平衡所有相关器件指标以确保高效和可靠的运行。特别是因为这些采用 TOLL 封装的最新器件声称开启和关闭开关损耗均降低了 50% 以上。
与宽禁带(WBG)半导体的竞争力
650V级别的功率半导体器件的竞争非常激烈，而且会变得更加激烈。汽车市场的机遇意味着每一种材料和制造商都在试图通过独特的解决方案获得优势。虽然SiC和GaN很自然地处于这个电压等级，但SJ使硅达到了这个水平。在反向偏压下，电荷平衡柱抵消了MOSFET漂移区的电荷，允许在漂移区进行更多的掺杂，从而使R DSON值更低，更具竞争力。
那么东芝 DTMOSVI的 R DSON *A 与 WBG 的竞争对手相比如何呢？图 4 显示了 R DSON *A 与击穿电压的关系图。黄色星形器件是 DTMOS VI，蓝色圆圈代表各种额定电压的 SiC MOSFET。
显然在这个指标上它无法竞争，我们已经观察到 600 V SiSJ-MOSFET 的电阻低至 14 mΩ.cm2，很难设想任何SJ-MOSFET会低于10 mΩ.cm2，这些器件的扩展正接近极限。
硅仍然可以真正保持竞争力的地方在于成本。这些器件通常在8吋甚至12吋晶圆上制造。SiC 仍然只能在 6吋衬底上进行批量生产，而且起始材料和器件制造成本都更高。因此，虽然 WBG 在性能竞赛中领先，但要真正让硅的未来受到质疑，还需要器件制造的成本等效。
关注创芯人才网，搜索职位
关注创芯大讲堂，祝您IC技能更上一层楼！