Verilog HDL语言和VHDL语言的对比