等芯片一直突破1nm之后，之后的出路在哪，会往更小发展吗？

当硅基芯片突破1nm之后，量子隧穿效应将使得“电子失控”，芯片失效（确切的说，5nm甚至7nm以下，就已经存在量子隧穿效应）。这种情况下，替换芯片的硅基底，也许是芯片进一步发展的可行出路之一。

早在2016年，《科学》杂志就报到了劳伦斯伯克利国家实验室(Lawrence Berkeley National Laboratory)的研究成果：世界上最小的晶体管——1纳米栅极长度的二硫化钼（MoS2）晶体管。

进一步缩小晶体管尺寸是提高计算机算力和打破技术瓶颈的重要突破口。晶体管越小，芯片上的容量就越大，处理器的速度就越快，计算机效率也就越高。多年来，计算机行业一直受摩尔定律的支配。摩尔定律指出，半导体电路中的晶体管数量每两年就会翻一番。但展望未来，摩尔定律开始遇到麻烦。所谓的麻烦，我指的是物理定律。你看，虽然用硅制造7nm节点在技术上是可行的，但在那之后就遇到了问题，小于7nm的硅晶体管在物理上紧密相连，电子会经历量子隧穿效应。因此，电子可以连续地从一个门流向下一个门，而不是停留在预期的逻辑门内，这在本质上使得晶体管不可能处于关闭状态。

那么，如何拯救“失控的电子”呢？

工业界一直在压榨硅基底的每一点产能。通过将材料从硅换成二硫化钼（MoS2），我们就可以制造出一个只有1纳米长的栅晶体管，并像控制开关一样控制它

众所周知，晶体管由三个端子组成：源极，漏极和栅极。电流从源极流向漏极，并由栅极控制，栅极根据施加的电压而进行导通或关断电流。

硅和二硫化钼（MoS2）都具有晶格结构，但是通过硅的电子有效质量比二硫化钼（MoS2）小。当栅极长度为5纳米或更长时，硅晶体管可以正常工作。但当栅极长度小于这个长度时，一种叫做量子隧穿的量子力学现象开始出现，栅势垒就不再能够阻止电子从源极流入漏极。这意味着我们不能关闭晶体管，即电子失去了控制。

而通过二硫化钼（MoS2）的电子有更高的有效质量，他们的流动可以通过更小的门长度来控制。二硫化钼（MoS2）也可以缩小到原子般的薄片，大约0.65纳米厚，且具有较低的介电常数（反映了材料在电场中存储能量的能力），这些特性，使得当二硫化钼（MoS2）栅极长度减少到1纳米时，也可以对晶体管内部电流流动进行有序的控制。

虽然劳伦斯伯克利国家实验室对此方案的可行性进行了实验验证，但不得不强调的是，这里的研究仍处于非常早期的阶段。一个14nm的芯片上有超过10亿个晶体管，而伯克利实验室团队还没有开发出一种可行的方法来批量生产新的1nm晶体管，甚至还没有开发出使用这种晶体管的芯片。但是哪怕仅仅作为概念的证明，这里的结果仍然是非常重要且令人鼓舞的的，期待后续新材料的发现可以继续允许更小的晶体管尺寸，并随之提高未来计算机的功率和效率。

参考文献：

【1】
https://www.theverge.com/circuitbreaker/2016/10/6/13187820/one-nanometer-transistor-berkeley-lab-moores-law

【2】
https://newscenter.lbl.gov/2016/10/06/smallest-transistor-1-nm-gate/

【3】
https://science.sciencemag.org/content/354/6308/99/tab-figures-data