【学术论文】伪卫星网络时频同步系统设计与实现

摘要:

为实现伪卫星自组织网络高精度时频同步,设计了一种应用SCPA结构的伪卫星时频同步系统。该系统以FPGA和DSP作为核心基带处理芯片,集成了高速数模转换与模数转换电路以及上下变频电路。详细介绍了伪卫星双向伪距测量技术和时频同步设计方案及实现。系统测试结果表明,伪卫星系统星间载波相位同步误差小于0.1 Hz,时间同步精度优于2 ns,可达到伪卫星自组织网络系统定位精度与授时精度要求。

中文引用格式: 纪元法,梁涛,孙希延,等. 伪卫星网络时频同步系统设计与实现[J].电子技术应用,2018,44(6):39-43.

英文引用格式: Ji Yuanfa,Liang Tao,Sun Xiyan,et al. Design and implementation of pseudolites time and frequency synchronization system[J]. Application of Electronic Technique,2018,44(6):39-43.

0 引言

伪卫星系统作为一种无线导航发射设备,可以用作增强GPS星座,也能构成独立的导航定位系统。与GPS卫星装备的原子钟不同,伪卫星的时钟通常选择精度不高的低端时钟,会产生钟漂误差[1-2]。依据卫星导航定位原理,为保证用户接收机的定位精度和授时精度,系统中的伪卫星必须保持时间同步。

伪卫星时间同步系统采用无线双向微波时间同步方案,具有组网灵活、可扩展性好、综合成本低等优点。依据测量终端间传播路径相同特性,基于伪距测量模式的无线双向时间同步系统可以最大限度地消除由路径不同引起的误差,实现精确测距与时间同步[3]。根据测量终端发射机与接收机信号闭环传输链路,可实现终端间载波频率同步。

1 系统总体构架

本文设计的伪卫星网络时频同步系统由1个主站伪卫星、4个或以上从站伪卫星构成,各站均采用具有自校准功能的伪卫星收发器阵列结构(Self-Calibrating Pseudolite Array,SCPA),每个收发器主要由发射机和接收机两个部分组成[2]。采用主从模式的自差收发器结构,每个收发器使用一个时钟源,实现发射部分和接收部分时间基准统一。通过信号分路与合路设计,调节发射信号功率,接收机同时接收天线端与同源发射端的伪卫星信号,形成信号闭环收发,可减小收发器系统测量误差。伪卫星系统结构组成如图1所示。

伪卫星系统的收发器主要包括射频信号收发单元和中频信号处理单元。射频信号收发单元主要发射与接收伪卫星频点的导航信号,并完成中频信号与射频信号的转换。射频上变频模块通过对发射基带模拟中频信号与本振混频生成伪卫星射频信号,通过分路器,一路信号经发射天线播发,另一路信号经功率调节器发送到接收端;射频接收单元下变频模块通过对射频信号与本振混频产生接收端模拟中频信号。

中频信号处理单元是以FPGA和DSP作为核心基带处理芯片,主要由发射信号基带处理模块、D/A数模转换模块、接收信号基带处理模块、A/D模数转换模块和时间同步模块组成。发射信号基带处理模块实现伪卫星导航信号的电文编码与信号调制,经过D/A数模转换电路产生模拟中频信号;接收信号基带处理模块接收A/D模数转换电路输出的数字中频信号,实现信号的捕获、跟踪与电文解码,完成与上位机界面的交互;时间同步模块主要完成从站与主站钟差的测量与修正,产生同步的时间信号。

2 系统主要硬件电路设计

2.1 下变频电路设计

本系统下变频设计电路选用润芯公司生产的一款高度集成的射频芯片RX3007,片上集成了镜频抑制混频器、带通滤波器、自动增益控制电路、压控振荡器、中频放大器、模数变换器等电路;支持GPS L1/BD2 B1信号双通道同时工作;通道噪声系数小于2.5 dB,通道增益110 dB,支持有源和无源天线工作模式;参考时钟输入范围为10 MHz~40 MHz,可通过SPI控制接口配置模拟中频或数字中频输出。本设计A/D模数转换使用该芯片2 bit模数转换器,分别对模拟信号进行采样,采样时钟为 16.368 MHz,将频率为4.092 MHz的模拟中频信号量化成数字中频信号,以SIGN、MAG码输出给FPGA基带芯片。下变频模块电路图如图2所示。

2.2 D/A数模转换电路设计

数模转换电路设计选用Analog Devices公司的AD9744低功耗14 bit数模转换器,采样时钟输入支持210 MSPS转换速率。输出端设计采用单电源直流差分耦合电路,模拟差分输出经AD8041放大器实现高速数据缓冲。FPGA发射基带处理模块输出包含B1和L1频点的伪卫星数字中频信号,经数模转换器分别生成中频频率为11.098 MHz和25.42 MHz的模拟中频信号。D/A数模转换电路如图3所示。

2.3 上变频电路设计

射频上变频单元主要包括频率合成器、混频器和滤波器。频率合成器选用Silicon LABS公司的SI41XX系列芯片,通过MCU单片机配置本振频率为1 550 MHz;混频器选用Mini-Circuits公司的无源混频器JMS-11,中频信号与本振混频得到频点为1 561.098 MHz和1 575.42 MHz的伪卫星射频信号,完成频谱搬移;滤波器选用台湾嘉硕科技公司的TA1166A声表面滤波器(SAW),该滤波器中心频率为1 575.5 MHz,带宽为30 MHz,插入损耗不超过3.0 dB,经滤波后可剔除不必要的信号及杂讯。射频上变频模块电路图如图4所示。

3 系统关键技术

3.1 双向伪距测量与时间同步技术设计

双向伪距测量通过主站与从站的收发器设备,接收端利用伪码和载波相位跟踪结果,得到伪距测量值,构建双向测距方程,从而实现两站间的距离测量与时间同步。DSP接收端采用载波相位平滑伪距算法设计,利用精确的载波相位测量值对粗糙的伪码测量值进行平滑处理,提高伪距测量值的测量精度[4]。双向伪距测量的原理图如图5所示。其中,Ti为伪距测量值,ti为传输时间,

为发射时延,

为接收时延,Δt为钟差。

(1)主站发射端在本地时间0时刻发射伪卫星射频信号A,主站与从站接收端跟踪主站信号A,主站通道1伪距测量值TA1

(2)从站接收端跟踪信号A且帧同步成功后,从站FPGA时间同步信号处理模块启动从站本地时间计数,得到从站通道1的伪距测量值TB1

(3)从站FPGA发射端根据本地时间同步产生从站信号B,得到钟差Δt,主站与从站接收端跟踪从站信号B,主站通道2和从站通道2得到各自的伪距测量值TA2、TB2

(4)从站DSP发射端将得到的伪距观测量写入电文,主站得到同源发射端与从站的伪距测量结果,构建双向测距方程,得到主站伪卫星和从站伪卫星的时钟差Δt和两站间的距离时间tD

时间同步技术主要在从站伪卫星收发器中实现,DSP程序主要完成信号跟踪环路设计,并根据无线双向伪距测量结果,通过时延处理模块实时解算钟差。FPGA程序设计主要通过时钟计数与直接数字式频率合成器(Direct Digital Synthesizer,DDS)计数相结合的方式实现钟差修正。具体的实现流程图如图6所示。

时间信号同步设计单元一方面完成本地时间与伪卫星发射信号同步,另一方面根据时延数据修正模块的结果调整本地时间与主站时间同步。FPGA发射端接收到DSP通过解调电文获得的主站时间与启动状态标志位后,开始本地时间计数,并在数据第一帧时刻启动伪码和数据码生成,通过移位器时延修正,实现本地发射信号与本地时间同步。

DSP将主站与从站钟差测量结果转换成以毫秒计数与伪码码片计数的粗时延修正值,FPGA通过时钟计数与FIFO移位设计实现粗时延修正。将小于一个码片的时延修正值转换为伪码数字控制振荡器(Numerically Controlled Oscillator,NCO)相位的细时延修正值,FPGA通过DDS技术调整NCO相位累加器的方式将时延结果作为补偿值修正从站本地时间与本地伪码和数据码信号。根据修正后的本地时间,输出PPS秒脉冲,同时在整数秒开始时刻产生同步的从站伪卫星发射信号,实现本地时间与主站时间同步。

钟差测量的精确度决定了系统的同步精度,对钟差的修正误差会增加系统修正误差,在保证钟差精度的同时,应当尽可能地减小系统修正误差。直接采用时钟计数方法对钟差进行修正,修正的系统误差为1个时钟周期,62 MHz系统工作时钟频率的修正误差约为16 ns。本文采用FPGA时钟计数与DDS计数相结合的方式,可以实现高精度的时延修正,取相位累加器位数N为32时的时间修正分辨率为:

由于DSP接收端跟踪环路噪声的影响,输出的PPS具有一定的抖动性。采用以最小均方误差为准则的Kalman滤波算法,通过测量秒脉冲的时间间隔,用前一时刻估计值与当前时刻测量值来估计得到滤波后PPS秒脉冲,实现对秒信号抖动的处理[6]

3.2 载波同步技术设计

由于伪卫星的晶体振荡器存在频率漂移与准确度偏差等原因,在上下变频模块实现频谱搬移过程中会发生频偏,会直接影响用户接收机利用载波相位测量值定位。接收端信号跟踪环路以闭环反馈的形式实现对接收信号的锁定,本文在从站伪卫星DSP接收端跟踪通道载波环中加入发射端载波闭环修正环路,实现主站发射端载波频率与从站发射端载波同步。具体的环路设计如图7所示。

FPGA混频模块将数字中频信号sIF(n)与本地正弦载波信号混频得到同相支路(I支路)结果,与本地余弦载波信号混频得到正交支路(Q支路)结果,两路结果通过相关积分模块与本地伪码相关累加得到1 ms的积分结果Ip(n)、Qp(n)。

DSP载波环路整体设计采用二阶锁频环辅助三阶锁相环结构。锁频环调整本地复制的载波频率与接收信号的载波频率达到一致,锁相环调整环路输出信号的相位,使其与输入信号的相位保持一致,主要区别在于鉴别器的不同。本文DSP程序设计采用的鉴频方法为符号函数sign(·)鉴频,此方法对数据比特跳变不敏感且计算量较小,其计算公式如下:

当锁相环锁定信号后,相位差异基本在零值晃动。FPGA的数控振荡器根据本地载波初始频率控制字与环路鉴相结果通过正弦和余弦函数查询表得到与输入载波同步的本地载波信号。

FPGA载波积分器累加本地复制的主站与从站载波相位值,通过对载波相位积分结果作差可以消除本地频偏,得到与主站相差的载波频率与相位值,以10 ms的更新速率闭环修正从站发射端载波信号,从而实现主站与从站发射信号载波同步。

载波同步对比结果如图8所示,其中图8(a)为载波未同步修正下用户接收机跟踪主站与从站载波相位作差的结果;图8(b)为从站载波同步修正后的载波相位差结果;图8(c)为主站与从站同源情况下的载波相位差结果。

4 测试结果

本文设计的伪卫星系统采用SCPA结构,通过双向测距与时间同步技术实现伪卫星自组织网络时间同步,通过接收端与从站发射端载波闭环修正实现主站载波频率与从站载波频率同步。通过系统测试,载波同步结果如图8所示,载波同步修正后的结果与同源情况下的结果相近,误差小于0.1 Hz。图9为主站与从站伪卫星双向测距零时延与50 m距离测试结果,零时延测试结果均方根误差为5.64 cm;无线测试条件下50 m测距结果均方根误差为9.26 cm。伪卫星主站与从站的时间同步结果图10所示(通道2为主站秒脉冲,通道3为从站秒脉冲),时间同步精度优于2 ns,可达到系统设计要求。

5 结束语

为解决伪卫星自组织网络时频同步问题,本文设计了一种基于SCPA结构的伪卫星时频同步系统。在集成DSP+FPGA与上下变频硬件平台上完成设计。该系统伪卫星星间载波频率同步优于0.1 Hz,时间同步精度优于2 ns,结合载波相位定位终端,可实现厘米级定位精度。该系统可应用于区域内导航与授时、地下定位、室内定位等。

参考文献

[1] 吴刚,刘银年,王建宇,等.伪卫星时钟同步方法的研究[J].光纤与电缆及其应用技术,2007(2):25-28.

[2] 韩雅兰,黄智刚,赵昀.基于双向测距的伪卫星网络高精度时钟同步方法研究[J].遥测遥控,2010,31(3):8-11.

[3] 李梦,马红皎.载波相位平滑伪距算法在双向测距与时间同步系统中的应用[J].时间频率学报,2014,37(4):213-220.

[4] MISRA P,ENGE P.Global positioning system signals measurements,and performance[M].Ganga-Jamuna Press,2001.

[5] 钟兴旺,陈豪.双向单程距离与时差测量系统及零值标定方法[J].电子测量与仪器学报,2009,23(4):13-17.

[6] 范文晶,王召利,周渭.改进卡尔曼滤波算法在时钟驯服技术中的应用[J].宇航计测技术,2016,36(3):46-49.

作者信息:

纪元法1,2,梁  涛1,2,孙希延1,2,严素清1,2,卢伟军1,2

(1.桂林电子科技大学 信息与通信学院,广西 桂林541004;2.广西精密导航技术与应用重点实验室,广西 桂林541004)

 

(0)

相关推荐