网友总结：数字IC设计学习流程
来源：EETOP Blog 作者：tfpwl_lj
看到很多小伙伴都在困惑于数字IC设计的学习流程，本人也正处于学习之中，我就分享一下自己摸索出的数字IC设计的学习流程吧。
首先是大学的模拟电路和数字电路两门专业课，没这个基础是不行的哦。这个就不细说了，重点在后面。
下一步就是硬件描述语言的选择，VHDL和Verilog，这两种语言的区别之类的，我不再这里废话，选Verilog就对了，因为大部分人都用。书籍推荐：《Verilog数字系统设计教程》夏宇闻老师的书，语法基础，具有很高的价值，作为参考书非常有帮助，建议手头备一本。《设计与验证Verilog HDL、《深入浅出玩转FPGA》 特权同学的书，这是两本书作为进阶，其实重点在于RTL设计的规范和设计思想——流水线，乒乓操作，面积速度互换原则等等。另外特权同学的书也讲到了时序，这个是非常重要的，这对理解是下一步学习综合的基础。《 Verilog HDL高级数字设计_[美 M D.Ciletti著》，这本书我还没看，但目测很有价值。这是目前 个人推荐的书，至此Verilog的书基本上算是都全了。
根据我前面文章的设计流程，下一步是验证。关于验证，最简单的是写testbench,但这只是针对模块仿真时用的。针对大型复杂的数字电路的验证，就要用到验证方法学方面的知识了。验证方法学有很多流派，OVM,UVM等等有很多个，其实基本上没什么差别，现在知道这些差别对于入门来说没什么用，等熟悉之后再与考虑各种验证方法学的差异吧。个人推荐UVM验证方法学。当然，学习验证需要一个前提，那就是要学会Systemverilog语言。本人只是学了Systemverilog语言，而且都快忘了,UVM验证方法学没有去学。这部分学好之后就可以去搞验证了，这也是一门职业。当然，别跑偏了，你要是对验证不感兴趣就别太深入，知道一些就行。EETOP论坛有《验证文档套餐systemverilog + UVM (语言+思想+方法学)》可以下载。
综合。关于综合，我前文有介绍，基本是根据 《综合与Design Compiler》 这个PDF文档来的。进阶书籍推荐：《高级ASIC芯片综合 中文版》这本书讲得很全。目前正在学习中。说到综合，就不能不讲到 PrimeTime和Formality。我对这个其实不是很了解，推荐《PrimeTime使用說明（中文）》，我仅仅只是看完了，并没有用过。这个PDF包含了对Formality的介绍。这个阶段必须要学TCL脚本语言，《综合与Design Compiler》这本PDF里面会有提到，本人也学过，有些忘了，不过一些基本的语句还是可以看得懂的。DC里面也有时序约束，和PrimeTime似乎是重复的，但其实不是，两者的应用范围不一样，当对版图进行后提参数，反标之后，需要使用PrimeTime去做时序分析。
数字后端：布局布线，采用Encounter 软件，《Encounter使用入门教程》PDF可以作为了解的资料，文中有一个DC TCL的综合脚本，可以看到一个实际完整的脚本是如何的。喜欢后端的伙伴可以往更深入的了解。
方向类基础知识：各种电路接口协议，I2C,SPI,JTAG,UART串口，AMBA总线，等等之类的，需要选学。个人还没有开始学呢。主要是内容太多，怕学的东西工作上又用不到，浪费时间。
我所列举的这些PDF的书，EETOP论坛上都有，我 也是从上面下载的。我所做的是理清楚了一个学习思路而已。
我现在是从电路图开始设计，不是从Verilog代码开始的。所以我也有疑问，国内有哪些公司是从Verilog开始设计电路的，有知道的可以推荐推荐。另外关于就业方向问题，国内数字IC设计主要是从事哪些方向。ARM方向？MCU方向？哪些公司在做？希望看到这篇文章的人能够给予我解答，谢谢！大家共勉。
为了更好地便于大家交流学习，EETOP按区域组建了一些微信群，欢迎所在区域的网友加入各自的区域群，加群方法： 先加 jack_eetop 为好友，发送如下信息：加群+区域+单位（或院校）+职业。如果加入的是以省为单位的群，则需按以下格式发送加群信息：加群+省名+城市名+单位（或院校）+职业
比如： 加群+北京+利达科技+数字IC设计
加群+浙江+杭州+xxx公司+xxx设计
目前先开通如下7个区域群，欢迎对号入座。