来自一家名为Tezzaron的公司表示,当HBM利用当前的模具堆叠技术,有一个新的堆叠方法,Tezzaron声称它比当今的技术水平有优势。虽然该技术并不是专门针对内存的,而且Tezzaron也不是专门针对内存的公司,但他们一直在使用DRAM作为这种方法的开发工具。HBM的挑战在于晶圆片在堆叠之前要进行烧制。这样做是为了确保只有好的骰子被堆叠。因此,骰子必须相对较厚,以承受处理,因为骰子是操纵。由于这种厚度,通孔(TSV)是用来连接的骰子之间的堆栈。当DRAM存储单元的长径比非常高时,互连的长径比在10:1左右达到顶峰。为了保持物理刚度,晶圆片的厚度不能再低于100μm, 10μm TSV的宽度。为了填充这样一个TSV,铜是必须的材料,作为电镀铜柱。其他金属不能深入到TSV那么深。铜的问题在于它的热膨胀系数(TCE)与周围的硅有很大的不同。因此,当温度变化时,它会在硅上产生显著的应力,这足以改变该区域任何关键晶体管的性能。因此,每个TSV周围都设立了“隔离”( keep-out)区;电路在几十微米以内是禁止工作的。同时,TSV的间距也具有相同的数量级。Tezzaron的首席营销官David Chapman表示:“这些大一点的TSV会迫使你使用更宽的TSV间距,而且它们必须远离电路。”Tezzaron的方法是在晶圆层面操作,而不是在模具层面。前两个晶圆通过铜-铜混合键结合。氧化物键首先形成,并提供机械键合压力来产生金属铜键。Chapman:“这种方法最酷的特点是,在退火之前,氧化物键很弱(暂时的),如果第一次尝试结果不令人满意,就可以进行校准检查和返工。”这种技术不使用填料、焊料或粘合剂。在两个晶圆片上的SiO2和两个晶圆片上的铜互连之间形成一个分子键。第一个键合步骤产生一个双晶片叠。其中一边是原始晶片的背面,大约10μm厚度。除了薄的晶圆片与厚的晶圆片结合在一起,使薄的晶圆片保持坚固外,在机械上是非常不稳定的。根据Tezzaron的说法,研磨对键合的完整性没有影响。这可以用另外两个晶圆片重复,产生两个双晶圆堆叠。然后可以将两个薄的薄片粘在一起(相对于原始的晶圆片,这将是背面对背面的),形成一个四层的薄片堆叠。这个过程的研磨和进一步的堆叠的步骤是可以重复的。当他们都在适当的位置时,产生厚度足以机械稳定的管芯。一个四模叠片的厚度可以和一个标准模片的厚度相同。堆叠过程从(a)将两个面对面的晶圆片粘接成(b)单个分子结合单元,然后(c)将一边磨下去以暴露超接点。两个这样的单元可以(d)背对背粘合,从而创建(e)一个与标准晶圆片厚度相同的四晶圆片堆叠另外,根据通孔制作的时间不同, 硅通孔技术(TSV)可以分为以下四类:(1)在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺完成之前,先进行盲孔制作并填充导电材料, 然后对硅片背面减薄露出盲孔开口形成互联,为先通孔工艺;(2)在CMOS工艺和后端工艺(Back end of line,BEOL)之间制作通孔,为中通孔工艺;(3)在BEOL工艺完成之后再制作通孔,当通孔制成后即与电路相连,为后通孔工艺;(4)在硅片减薄、键合后再进行制作硅孔,为键合后通孔工艺。每个晶片使用10层金属,共80层通过粘合晶片,它不再可能只与已知切片进行工作。因此,收益率成为一个更重要的考虑因素。Chapman:“没有百分百优质的切片——它们都需要修补。只要切片的质量保持在可修复的范围内,就可以获得合理的成品率。由于可以创建许多超接点来在切片之间进行通信,所以修复方案不必局限于一个切片。Chapman认为,堆叠的晶片越多,就有越多的修复机会,从而提高产量。产量随层数增加而增加如何在堆栈中分配晶片,这是一个架构问题。可以在一层上使用存储单元,在另一层上使用高性能逻辑,在第三层上使用SerDes互连。在他们的开发工具(他们称之为DiRAM)中,他们在逻辑进程的底部放上感测放大器,然后在DRAM进程的上层放上位单元。当DRAM存储单元停止缩放时,这可能是下一个步骤。至于是否会在此之前采取行动,查普曼承认,“这让很多人感到害怕。“Tezzaron已经在小范围内实现了这一点,但它还需要被证明。然而,由于它不使用新设备,也不涉及新物理,因此采用它的障碍比采用一项全新技术的障碍要低。