电源管理芯片(PMIC)layout设计常规技巧小记（2）

通过一款PMIC 的layout 设计原则，掌握大部分电源管理芯片的layout的设计技巧。

这些原则几乎适用于所有电源管理芯片。

作为一个layout 工程师拿到一个新平台的PMIC的，先根据规格书是要根据封装做库。

有的PMIC芯片会有外围器件的布局图供参考,则尽量根据参考设计进行布局，这时候就需要设计电路的工程师也同样按照参考设计进行，如果能位号相同那就更完美了，实际情况往往会比较复杂。

原则不变，尽量参考其PCB布局placement。

2.注意芯片规格书中keepout区域，禁止布线区域和层的堆叠。

3.各个pin命名的含义以及走线的注意点：

Main GND Plane（主地层）：

这一层是所有PCB的重中之重。这个层是阻抗最低的一个层。

1.为了保证此层的干净不被干扰，不能有太多孔在此层上（除非有必要）；此层不能有任何信号线。

2.如果使用多个地面，它们必须尽可能的连续地“缝合”在一起，使其看起来像一个单一的实体平面。

3.如果信号有“隔离通道”(到主GND)的要求，则它必须只连接到主GND平面。

Dedicated Via （专用孔）：

专用孔直接连接到主地Main GND的含义：

1.顾名思义，这个指定的信号通过孔直接打到Main GND 面上。

2.此孔不予其他任何信号线或者“地”（非主地flooded Ground，岛地island Ground）共享。

VPH_PWR/VPWR/VBAT (主电源供电端或者电源管理芯片的主输出端）

1.这个信号我们一般认为是PMIC的Buck的输入端。要使用菊花式走线的方式到各个输入端。

2.每个输入端为独立的输入电容或者磁珠等。

3.此电源还是给PA等大电流设备供电的，所以再设计layout的时候起始一定要足够大的负载能力。不要与PMIC其他输入pin的共享走线（要用菊花式走线）

4.buck的电容要尽可能靠近PMIC上，从而能降低其他部分器件大功耗导致的压降对其造成的影响。

PA如果和PMIC公用VPWR走线，会造成：

1.PA瞬间的大功耗导致VPH压降降低，对PMIC有比较大的影响。

2.PMIC中的开关电源会产生干扰，导致PA的输入电源产生不良影响。

AVDD_BYP /DVDD_BYP/REF_BYP 这种pin从命名上看，电源的旁路电容。

可以参考此规则：DCR<200mohm  ESL<10nH（对主地来讲）

AVDD和DVDD和REF的旁路电容，是否接旁路电容。

每个芯片都有说明，有的是内置的，有的需要外置。

如果不接外部电容，直接将此pin接地处理要尽量选择干净的地或者主地。

如果接外部电容，电容放置要尽量靠近芯片，减少线的长度，同时电容的接地端要通过直接打孔进入主地或者干净的地。

BUCK 输入端的走线：

VDD_Sx和VIN_Sx 以及GND_Sx 是PMIC的BUCK的开关电源的走线的输入端电源和地端。

1.电源端的输入旁路电容，要靠近PMIC，电容的接地端要直接接到临近地层

2.地端要直接到临界地层。

最终原则为输入回路为最短路径。

BUCK输出端的走线，就会有一些差异，根据HF和FT两种SMPS的分类。layout上就会有一些差异，以后有时间在进行整理。