综述全文︱福州大学陈为、杨仕军：片上电源用高频薄膜磁微电感研究与发展
武汉加油 共渡难关
电子产品的体积小型化和功能多样化为其内部各类芯片供电的电压调节模块带来了巨大挑战。片上电源（PwrSoC）系统在这方面具有广阔的应用前景，其中处理高频功率的薄膜磁微电感技术的突破是促进其进一步发展和推广应用的关键。
福州大学电气工程与自动化学院的研究人员陈为、杨仕军，在2019年第24期《电工技术学报》上撰文，重点介绍和分析薄膜磁微电感技术在国内外的研究现状，主要包括磁性薄膜材料、制作工艺和电感结构三个方面。进一步指出根据实际工况需要，通过对上述三个基本要素所包含不同技术方案的合理选取并加以适当优化，是设计和制作出具有优良性能的薄膜磁微电感的关键。最后，对薄膜磁微电感技术的发展趋势进行了展望。
近年来，可穿戴设备和便携式电子产品迎来了爆发式增长，并呈现轻薄化和功能多样化的发展趋势。这在给人们带来更好的用户体验和克服同质化日趋严重问题的同时，也给其内部的电压调节模块（Voltage Regulator Module, VRM）带来了前所未有的挑战。
首先，电子产品的轻薄化和小型化使其内部留给电池和其他元器件的空间越来越小，这就要求进一步提高VRM的功率密度来节省更多空间；其次，电子产品日益增强的功能和不断丰富的外扩设备不仅要求VRM具有更强的功率处理能力，也需要其具有更高的工作效率以达到减少功耗和增强续航的目的；最后，保证VRM稳定可靠的工作对电子产品的安全性问题也至关重要。
考虑到功能多样化和兼容性方面的问题，目前消费类电子产品中的VRM多采用负载点电源（Point of Load, PL）的形式来实现。其中，Buck型DC-DC变换器由于其电子器件少、控制方法简单等优点得到了广泛的应用。图1所示是一种典型的采用多相Buck并联负载点VRM。
图1 多相Buck并联负载点VRM
从图1中可以看出此类VRM主要由半导体器件和无源元件构成，其中的电感是处理高频功率的微电感，这一点不同于处理射频信号的微电感。
功率电感的性能对VRM能否更好地应对前面提到的各种挑战起到了关键性的作用，具体体现在：
①构成VRM的元器件中，无源元件占据了较大的体积，特别是Trench电容和金属-绝缘体-金属（Metal- Insulator-Metal, MIM）电容等电容小型化技术的逐渐成熟，更加使得减小电感的体积成为进一步提升VRM功率密度的关键；
②较大体积的电感使得系统集成度较低，导致VRM与负载之间往往有较长的连接线，这些连接线会带来额外的电阻、电感等寄生参数，从而恶化VRM的动态性能，这对频繁切换工作状态的处理器等负载有较大的影响；
③电感产生的损耗成为影响VRM效率和温升的关键；
④随着集成度的提高，电感与负载芯片之间的距离越来越近，电感自身及其引线带来的磁场泄漏以及电磁干扰（Electromagnetic Interference, EMI）问题也逐渐凸现出来，这直接关系着整个系统能否稳定运行；
⑤在电子产品功能日益增强的情况下，VRM需要处理更大的功率，因此电感的抗饱和能力也十分关键。
综上，电感正成为限制VRM进一步发展的瓶颈，使其难以满足电子产品对其不断提高的要求。此外，传统制作射频微电感的工艺，如厚膜和低温共烧陶瓷（Low Temperature Co-fired Ceramics, LTCC）等也难以适用于高频功率微电感的制备，为此，国际上著名信息通信技术（Information Com- munications Technology, ICT）龙头企业率先联合科研机构开展了相关研究，探索薄膜磁微电感技术，取得了一系列研究成果并进行了样机应用。
本文从薄膜磁微电感技术的演进过程入手，重点分析了薄膜磁性材料、加工工艺和微电感结构三个片上电源用薄膜磁微电感优化设计所涉及的基本要素及不同技术方案间的优缺点。
结合目前薄膜磁微电感技术遇到的挑战和业界需求，总结其发展趋势，对这一目前国内电力电子领域关注较少、但却很有前景的研究领域做一个比较全面的介绍，为后续开展更为深入的研究提供借鉴与参考。
1 片上电源用薄膜磁微电感的兴起
电感技术的演进是与VRM形态的迭代一起进行的。台达电子生产的传统的采用分立式无源元件制成的电源模块如图2所示，通过将标准的分立式无源元件和芯片安装在印制电路板（Printed Circuit Board, PCB）上制成。
此类VRM中多采用体积较大的插件电感和片式电感，限制了其在轻薄电子产品中的应用，所以多用在功率较大和对体积要求不高的场合。
图2 采用分立式无源元件制成的电源模块
图3所示是Micrel公司开发的一款商用封装电源（Power Supply in Package, PwrSiP）模块的内部结构，通过将含有开关管、驱动电路和控制逻辑的芯片与电感等无源元件合封起来的形式来达到小型化的目的。
与传统的由分立式无源元件和芯片制成的VRM不同，PwrSiP模块中多采用体积更小的LTCC电感、PCB绕组电感和硅基电感等多种工艺形式的电感。即便如此，从图3中看出采用LTCC工艺制成的贴片电感仍然占据了整个PwrSiP体积的一半左右。
图3 封装电源模块
相对于PwrSiP模块，更进一步的做法是将无源元件和开关管、驱动电路、控制逻辑等集成到同一硅基片上，形成PwrSoC模块，以追求更好的体积和性能。
目前PwrSoC中应用的电感主要分为空心微电感和硅基薄膜磁微电感两类。空心微电感具有制作工艺简单、成本低、良品率高等优点，但也存在电感量密度过低和周围磁场泄漏较为严重的问题，因此它不仅需要较大的体积来维持特定电感量，还需要与芯片之间留有适当的距离来避免干扰，这无疑增大了PwrSoC的体积并且会影响其动态性能。
图4所示是Intel的Gardner等设计的集成于PwrSoC中的薄膜磁微电感局部截面图。从图中可以看出，通过后CMOS工艺将薄膜磁微电感与半导体元件直接集成到同一个硅基片上的做法，不仅有效地减小了电源模块的体积，还使得元件之间的距离变短，从而减弱了引线带来的寄生参数的影响。此外，引入的磁性薄膜在提升电感量的同时，还将与其他元件隔绝开来，保障了系统的稳定运行。
图4 集成在PwrSoC中的微电感截面图
综上，随着工作频率和工艺能力的提升，电感实现了从传统绕线式插件电感，到LTCC片式电感，再到PCB基电感和硅基薄膜电感的演变。得益于此，电子产品采用VRM功率密度才能不断提升，实现从分立式电源模块到PwrSoC的跨越，从而使其更好地满足电子产品轻薄化和功能多样化的发展需求。
Intel和IBM等ICT巨头看到了这一技术的发展趋势及应用潜力，从20世纪90年代开始陆续开展了较为完善的PwrSoC采用薄膜磁微电感的研究，其研究范围涵盖了磁性薄膜材料、电感损耗分析、电感的理论与仿真模型、电感抗饱和能力以及多相耦合电感在电路中的应用等方面，最终将集成有薄膜磁微电感的PwrSoC系统在自家的处理器实验平台上进行了验证。
在业界的推动下，国外高校和研究机构也在薄膜磁微电感领域有着较深入的探索。其中，斯坦福大学的相关学者研究了磁性薄膜各向异性特性和退磁因子对螺线管型微电感性能的影响；达特茅斯学院的研究人员探讨了纳米颗粒软磁薄膜应用在薄膜磁微电感中的可能性，并提出一种具有小直流电阻的V槽型微电感；亚利桑那大学学者们的研究主要注重薄膜磁微电感高频性能的提升；哥伦比亚大学联合Ferric公司提出了一种改进的环形微电感方案；爱尔兰Tyndall研究院在薄膜磁微电感的设计、制备、优化和与PwrSoC集成等方面均有较深入的研究；此外，佛罗里达大学和佐治亚理工大学的相关学者也在该领域有所涉猎。
国内方面，清华大学、上海交通大学和华中科技大学等高校的相关学者在射频薄膜磁微电感的设计、制备、建模和测试等方面深耕多年且成果显著，对薄膜磁微电感在工作频率相对较低但处理功率相对较大的PwrSoC中的应用具有很强的参考价值；兰州大学、厦门大学和电子科技大学的相关学者近年来在FeCo基高频薄膜磁微电感的制备、优化和测试，特别是磁性薄膜材料属性对微电感性能的影响等方面进行了深入研究；广东工业大学的相关学者重点研究了Co基软磁薄膜的特性并对用其所制备的电感进行了仿真分析；青岛大学相关学者的工作主要针对应用于高频薄膜磁微电感中的Fe基和FeCo基软磁薄膜特性分析。
企业方面，作为Enpirion公司早年在大陆的代工厂，江阴长电先进封装有限公司在薄膜磁微电感的制备方面积累了较为丰富的经验并进行了相关专利布局；作为国内ICT行业领军企业，华为技术有限公司受终端产品轻薄化和小型化的驱动，对PwrSoC用高频薄膜磁微电感的也表现出了强大兴趣，并进行了相关研究。
总之，在PwrSoC用高频薄膜磁微电感领域，国内研究成果距国外先进水平还有一定差距，但相信随着专家学者们的不懈努力和越来越多研究人员的加入，这个差距会越来越小。
随着工作频率的提高和尺寸的减小，在微尺度下，薄膜磁微电感在设计与优化过程中体现了一些与传统块材电感不同的特点。目前来看，磁性薄膜材料、制作工艺和电感结构是决定片上电源用薄膜磁微电感性能的三个基本要素。
2 磁性薄膜材料及制作工艺
薄膜磁微电感的主体结构由铜绕组和磁性薄膜两部分构成，其中，绕组通常采用时间成本较低的电镀工艺制作。而磁性薄膜所适用的制作工艺不仅与其固有属性电阻率的高低有关，反过来也会极大地影响其除了电阻率和饱和磁感应强度之外的其他属性。因此，薄膜磁微电感的磁性薄膜材料和其制作工艺这两个要素之间是相互影响的，属于强耦合的关系。
2.1 磁性薄膜材料
软磁材料通常用在电感和变压器中来达到提高电感量或增大一次、二次侧耦合系数的目的，PwrSoC在薄膜磁微电感中，还起到减小磁场泄漏进而改善EMI问题的重要作用。
软磁材料按材料属性主要分为金属软磁材料、铁氧体软磁材料和非晶、纳米晶软磁材料三类。其中铁氧体软磁材料以Mn-Zn系、Ni-Zn系和Mg-Zn系为代表，该类软磁材料具有较高的电阻率，可以有效减小高频下的涡流效应，但是由于其饱和磁感应强度较低，因此一般不适用于10MHz以上的频段。
金属软磁薄膜和非晶、纳米晶软磁薄膜在PwrSoC采用薄膜微电感中都有应用，特别是非晶、纳米晶软磁薄膜具有初始磁导率高、饱和磁感应强度大和电阻率相对高等优点，具有广阔的应用前景。此外也有学者尝试在硅基薄膜电感中使用其他不同的磁性材料以期达到较好的效果，如高频纳米软磁颗粒膜等。
软磁薄膜材料的种类纷繁复杂，选用的原则主要考虑以下几个方面的特性：
（1）相对磁导率μr
磁导率高无疑是电感磁心的主要特性，对电感量密度有重要影响，但对于应用在高频薄膜磁微电感中的薄膜导磁材料而言，除了具有较高的相对磁导率，还必须表现出很好的频率稳定性，即在高频下相对磁导率不能下降太多。这样才能保证微电感在高频下具有较大的电感量和优异的性能。
（2）电阻率
电阻率和相对磁导率共同决定了磁性薄膜在某一频率下的趋肤深度和涡流损耗。但对于磁性材料而言，磁导率高的材料往往电阻率小，较低的电阻率除了会在磁性薄膜中引起较大的涡流损耗外，由于涡流的去磁效应，还会使得磁性薄膜在高频下的等效磁导率变低。因此目前一般都采用将磁性薄膜分层的方法来降低高导磁材料的涡流效应，但在结构设计上，还要注意尽量避免磁通方向与磁性薄膜平面相垂直，这一特点也增加了电感的设计和制作难度。此外，较低的电阻率也会带来较大的寄生电容，影响电感的高频性能。
（3）磁矫顽力Hc
与传统磁性块材一样，希望磁性薄膜具有较低的磁矫顽力以减小磁滞损耗，这点对于工作在高频状态下的微电感来说就显得更为重要。
（4）饱和磁感应强度Bs
提高磁性薄膜的饱和磁感应强度可以使微电感具有更大的载流能力。一般情况下，较高的饱和磁感应强度也对应着较大的相对磁导率和自然共振频率。
（5）磁各向异性场Hk
磁各向异性场是磁性薄膜材料区别于传统磁性块材的一个重要属性，可分为形状各向异性、磁晶各向异性和磁致伸缩各向异性等。大的磁各向异性场不仅能提高微电感的带载能力，也是电感在高频下稳定工作的保证，因此充分利用磁性薄膜在难轴方向的特性也是电感结构设计和制作的关键。
（6）自然共振频率fr
薄膜磁性材料在自然共振频率处相对磁导率的实部为0，能量几乎全部被吸收，利用这个特点可制作射频滤波器，但这点却是功率变换器电路中不希望出现的。根据式（1）可知，薄膜磁性材料的自然共振频率与磁各向异性场呈正相关。
（1）
式中，为旋磁比；Nd为退磁因子；Ms为饱和磁化强度；μ0为真空磁导率。
（7）磁致伸缩系数
磁致伸缩是指铁磁体在被外磁场磁化时，其体积和长度发生变化的现象。这一特性关系到磁性薄膜与其他材料接触时所产生的结合力及片上系统的可靠和稳定性问题，由于绝对伸缩量与薄膜尺寸有关，因此会限制磁性薄膜的形状、厚度等。同时，与其他材料接触时磁性薄膜的磁致伸缩效应所产生的应力也会反过来对磁性薄膜的电磁特性产生很大的影响。磁致伸缩系数的表达式为
（2）
式中，LH为磁性薄膜在外磁场作用下伸长（或缩短）后的长度；LO为原来的长度。
影响磁性薄膜性能的因素很多且互相关联。比如，具有较高磁导率的磁性材料一般饱和磁感应强度都比较小，较大的磁各向异性场和较高的相对磁导率不可兼得，因此根据不同的需求选取具有合适属性的磁性薄膜材料是重要且复杂的工作。
2.2 磁膜制作工艺
经过近几十年的探索和发展，人们已经开发出一系列成熟且能制备出优良性能磁性薄膜的技术。但对于片上电源用薄膜微电感的制作而言，只保证磁性薄膜材料本身具有优良的性能是远远不够的，还必须考虑制作薄膜磁微电感时薄膜制备技术与硅基微机电系统（Micro-Electro-Mechanical System, MEMS）的工艺兼容性、制造成本以及良品率等问题。
比如，以采用很多工艺方法来制作出具有固定难轴指向的磁性薄膜，但在微电感中如果要求磁性薄膜在不同位置有不同的难轴指向性，则制作工艺就存在许多值得注意的问题，因此需要在设计上兼顾两者。
（1）丝网印刷法
丝网印刷法是一种起源较早且技术较为成熟的薄膜制备方法，非常适用于加工高电阻率的磁性材料，具有工艺相对简单和加工速率快等优点。但是，丝网印刷法需要采用高温退火实现磁材料的铁磁相，从而导致该方法与硅基MEMS兼容性较差，限制了该技术在硅基薄膜电感中的应用。
（2）磁控溅射法
磁控溅射法本质上是属于物理气相沉积（Physical Vapor Deposition, PVD）的一种，其最大的优势在于制备材料适用性广，可以制备包括合金和电阻率在100～1 000·cm范围内的金属氧化物磁性薄膜。除此之外，磁控溅射法另外一个显著的优点是其制作过程与低温CMOS工艺相兼容，因此，近30年来磁控溅射法被广泛应用于硅基薄膜微电感磁性薄膜的制备，成为该领域最受欢迎的技术之一。
当然，磁控溅射法也有其固有缺陷，那就是在制备较厚的薄膜时，溅射过程缓慢且成本较高，但其仍是制备厚度为几百纳米的分层磁性薄膜的不二选择。
（3）电沉积法
电沉积法又称电镀法，具有设备简单和与低温CMOS工艺相兼容的优点。并且相对于磁控溅射法而言，其制备磁性薄膜的速率更快，时间成本更低。目前，最常用的电沉积磁性材料为坡莫合金，制备出的磁心层具有相对较高的磁导率、较小的磁滞损耗和较低的磁致伸缩系数等优良软磁特性。
目前，该技术的最大缺陷是只能电镀金属材料，面对电导率较低的材料则无能为力。此外，因为电沉积法制备磁性薄膜时需要预先做好种子层，所以当涉及多层磁性薄膜的制备时，这种方法就显得费时费力，但也有学者进行了一些尝试以期改变这一情况。
除了上面所列三种常用的磁性薄膜制备方法外，国内外研究学者们也进行了一些其他的尝试，如脉冲激光沉积法（Pulsed Laser Deposition, PLD）、真空蒸镀法、化学气相沉积法（Chemical Vapor Deposition, CVD）等，但都由于存在一些缺陷而没有得到广泛的应用，这里不再赘述。
表1列出了几种在常用工艺条件下制作出来的磁性薄膜的属性，这里需要说明的是，仅仅靠表1中给出的材料种类、加工工艺等条件不能唯一确定所制作出的磁性薄膜属性。薄膜材料的属性还与形状、绝缘介质的材料以及加工时的气压、溅射功率等一系列因素有关，不一而足。
表1 磁性薄膜属性
3 电感结构
目前硅基薄膜磁微电感一般采用自下而上、逐层递增的制作方法，在薄膜材料和制作工艺受限的情况下，电感结构的优化就显得尤为重要。根据磁性薄膜和绕组的不同组合方式，高频薄膜磁微电感结构可以大致分为磁包铜（Magnet and Copper and Magnet, MCM）电感和铜包磁（Copper and Magnet and Copper, CMC）电感两类。
3.1 MCM电感
MCM电感顾名思义就是大体上呈现铜绕组被磁心所包裹的结构。
（1）平面螺旋形微电感
图5所示是Enpirion公司2012年提出的一种工作在20MHz的PwrSoC中的平面螺旋形微电感的结构。
图5 平面螺旋形微电感
正常工作时，该电感在2.4mm2.4mm的面积下可以实现55nH的电感量和500m交流电阻，其直流电阻为100m。实际上，该电感磁性薄膜的制作是在硅基上完成的，而绕组的制作还是采用PCB工艺。这种形式的微电感可以看成是通过在一个空心的螺旋电感上下两侧或其中一侧加上磁膜，达到控制EMI泄漏和提高电感密度的目的。
但其存在的一个缺点是不能很好地利用磁性薄膜的各向异性，导致损耗偏大，很难应用于30MHz以上的工作场景，如Li Jiping等在2017年提出的两侧加磁膜的平面螺旋形微电感的工作频率只有6MHz。
（2）跑道形微电感
跑道形微电感能够很好地利用磁膜的各向异性，使电感工作时磁场基本沿着磁膜的难轴取向。这样就可以减小高频损耗，并且改善电感的饱和特性。爱尔兰Tyndall研究院、IBM和Dartmouth的Sullivan教授团队等对该类型电感进行了一系列分析实验。
图6a所示是Tyndall研究院的Wang Ningning等于2008年设计的一个跑道形薄膜微电感，因体积较大，该电感在20MHz情况下可达到440nH的电感量，但其直流电阻也有500m，且由于寄生电容较大，自谐振频率偏低，只有130MHz。
图6b和图6c所示是亚利桑那大学的Wu Hao等对跑道形微电感进行的改良方案，通过采取对磁性薄膜整体或者在磁过孔位置进行打断的方法来提高电感的高频特性。通过实验结果来看，改良后的方案在500MHz以后的频段Q值有明显的提升，但在300MHz以下频段的Q值相对于原有技术略有下降。此外Pavlovic Z. 等在2015年还提出了采用多层镀铜技术实现两相耦合跑道形微电感的方案。
图6a 跑道形微电感传统结构
图6b 跑道形微电感磁膜过孔位置打断方案
图6c 跑道形微电感磁膜整体打断方案
（3）带状线形微电感
图7所示是带状线形电感的基本结构，与跑道形微电感不同的是，磁膜包裹的绕组只有一匝。带状线形电感的优点是结构相对简单，易于实现多路耦合，同样可利用磁膜的各向异性，并且具有较小的直流电阻。
图7 带状线形微电感
为了进一步提高电感的载流能力，减小直流电阻，Yao Di等于2013年提出了如图8所示的V槽型薄膜磁微电感，通过这种方式制作出来的电感据称可以在10～100MHz范围内实现3.4nH的电感量，并且直流电阻仅为3.83m。
图8 V槽型微电感
为了增大微电感的饱和电流，提高能量密度，2011年，美国Intel公司Patrick R. Morrow等提出了一种两相反向耦合的带状线形微电感，结构如图9所示。在100MHz下，可以达到0.9的耦合系数，明显提升电感带载能力。实际上，图9中所示微电感的上部拱形部分多层磁膜的制作难度非常大，Intel能制作出如此规则的形状，也充分说明了其具有强大的工艺能力。
图9 两相耦合带状线形微电感
此外，IBM的Noah Sturcken等也进行了四相耦合带状线形微电感的研究，其中，在保证每相直流电阻270m的情况下达到了12.5nH的自感量，并在随后的工作中对耦合带状线形微电感的抗饱和能力进行了较为详细的分析。
3.2 CMC电感
与MCM电感相反，CMC电感具有铜绕组绕着磁心旋转的特点，与平时常见的传统功率电感结构相类似。CMC电感一个共有的缺点是直流电阻偏大，它们大致又可分为如下几类：
（1）螺线管形微电感
图10所示是Intel和Stanford大学于2008年共同提出的一种螺线管形微电感结构，采用这种结构的电感，在面积小于1mm2，直流电阻小于1的情况下实现了70nH的电感量。这种结构的电感有一个优点是它可以利用磁膜的各向异性特性，适用于更高的频率。同时因为具有开放磁心，所以电感的抗饱和能力较强，但同时也带来了电感密度较低的问题。
图10 螺线管形微电感
（2）环形微电感
为了改善开放磁心带来的电感密度偏小的问题，有学者提出了如图11a所示的环形微电感，但测量后发现结果并不像想象中提升得那么大。Li Liangliang等提出的理论分析指出，由于闭合的磁性薄膜存在各向异性问题，其真实情况是与图11b等效，如此便很好地解释了为什么闭合磁心对电感性能提升较小这一现象。
图11 环形微电感
为了克服上面提到的不能很好地利用磁膜各向异性的问题，Ferric联合哥伦比亚大学等研究机构于2013年提出了一种优化方案。在如图12a所示四相环形微电感中，采用如图12b所示的改变每10层磁性薄膜的难轴方向以使其相互垂直的方法来改善磁心总体性能。
经过实验验证，该方法实现了在100MHz下7.4nH的自感感量，是对应尺寸空心电感的65倍，但依然摆脱不了CMC电感的共有缺点，其每相电阻达到了480m。
图12 改进的环形微电感
在积累了丰富的经验以后，Ferric公司于2018年再次提出了如图13所示的磁性薄膜具有径向各向异性特性的环形微电感。利用感生各向异性原理，在磁性薄膜退火时通过其底部的环形线圈提供的磁场将磁膜的径向方向诱导为易轴，则电感工作时绕组产生的磁通就会沿着磁膜的难轴方向流通，从而起到提升电感性能的目的。
实验结果表明，相对于传统方法制作的电感，图13所示方法获得的电感在电感量上有8.8倍的提升，电感面密度可以达到33.4nH/mm2，电感量与直流电阻的峰值比可以达到348nH/，并且这一数值可通过对电感结构和感应线圈的优化得到进一步提升。
图13 具有径向各向异性的环形微电感
各种结构的薄膜磁微电感的优缺点比较见表2。从表2中可以看出，不同结构的微电感性能各有优劣，没有一种尽善尽美的技术方案。因此，根据实际工况需要，综合考虑薄膜磁性材料、加工工艺和电感结构这三个基本要素并进行针对性的优化才是薄膜磁微电感设计的关键。
表2 不同结构微电感优缺点
图14列出国内外的研究学者所优化制作出的薄膜磁微电感在相应工作频率点的品质因数值以供参考，采用品质因数作为性能评判指标是因为其相对于感量密度可以将电感高频损耗考虑进去，更能反映微电感真实工作时的表现。图14是根据磁性薄膜材料、加工工艺和电感结构进行的分类，需要说明的是，图中在高频时具有较高品质因数的电感一般具有较大的面积。
图14 薄膜磁微电感高频特性比较
4 发展与展望
近30年来，PwrSoC用薄膜磁微电感技术得到了广泛的研究，但大多数成果还处在实验室阶段，且有所不足。致力于对业界特定需求的满足和现存问题的解决，薄膜磁微电感技术的发展趋势主要体现在以下几个方面。
4.1 更高的工作频率
一直以来，随着工作频率的提高，无源元件的体积逐渐减小，从而使电力电子装置的小型化成为可能，薄膜磁微电感相比于PwrSoC就是这一进程的具体体现，且还将进一步发展下去。特别是在宽禁带半导体器件技术日渐成熟的今天，电感正成为阻碍电力电子装置频率进一步提高的瓶颈。
对于薄膜磁微电感而言，想要提升工作频率以获取更小的体积，需要面对以下几方面的问题：
首先是高频损耗问题，磁性薄膜的分层结构可在一定程度上减小高频损耗，绕组同样可以采用此种方法，类似于绕线式磁性元件的多股绞线结构，但在分层结构和逐层制作工艺基础上如何设计和实现兼顾大的导电面积以降低直流功率电流损耗和小的截面积以降低高频纹波电流损耗，是目前面临的主要挑战；
其次更高频下的电感分布参数影响更加严重，随着频率的提高这些分布参数不能忽略，设计时需要综合考虑甚至可以加以利用；
最后，当电感的工作频率逐渐升高到材料的自然共振频率附近时，磁性薄膜材料的损耗会急剧变大而相对磁导率会减小，因此要避免这种情况发生。
4.2 性能更加优良的磁性薄膜材料
软磁材料的发展一直以来都在电感进化过程中扮演着重要角色，这点在高频薄膜磁微电感中尤为突出：在微尺度下，磁各向异性、铁磁共振频率、磁致伸缩系数等特性的重要性开始凸显出来并需要特别注意；而且，在利用磁膜分层减小高频涡流效应的同时，还需要考虑由量子力学效应引起的磁膜厚度变化对磁膜属性的影响。实际上，薄膜磁性材料的优化之路从未停止过，但至今还未发现一种各方面性能均令人满意的材料。
磁性薄膜材料技术可能的改进从以下几个方面考虑：
①寻求某一特性特别突出的材料以应用在特定工况下，如电阻率大的材料适用于频率较高的场合或将饱和磁感应强度高的材料应用在大负载的场合等；
②复合材料：如将两种现有材料做成靶材一起溅射成膜以期整合两种材料的优点，或者在薄膜磁电感的不同位置采用不同的材料从而提升电感性能，如在MCM电感内层和磁过孔这种易饱和的位置采用高饱和磁感应强度而低磁导率的材料，其他位置反之；
③继续寻找各方面性能优良的薄膜材料，这自然是最优解决方案。非晶、纳米晶这种性能较为均衡的材料的出现也为薄膜磁微电感提供了较好的材料基础。
4.3 加工工艺的优化与创新
目前而言，薄膜磁微电感的工艺能力还有待提升：磁性薄膜的不平整度问题依然存在，特别是当磁膜处在中间层或上层的时候，这会引起磁导率偏低等问题；传统方法制作出的绕组厚度一般很难超过25m，且绕组间距不能太窄，这无疑增大了微电感的直流电阻。
除了对现有工艺进行不断优化以解决上述问题外，探索新技术以谋求突破也是一种尝试，如采用深硅刻蚀工艺就能很好地解决传统工艺对绕组厚度限制的问题。此外，良品率和制造成本是一个产品能否量产的关键，正因为如此，结构较为简单的CMC电感受到越来越多的青睐，所以只有加工工艺的进一步发展，才能加快薄膜磁微电感的商用进程。
4.4 深度集成化
首先，传统磁元件集成（Magnetic Integration, MI）技术的成功应用可完全被片上薄膜磁微电感借鉴，如采用将电感和变压器集成的方式来减小体积和损耗，采用耦合电感的方式来实现精细化供电中各相间的均流问题等；另外，与目前普遍采用的单独制作各主要器件再从结构上组合到一起的方法不同，在一个硅基片上直接“生长”出一个PwrSoC的方式可以节约更多的体积和时间成本，是未来的发展趋势。
上升到系统层面，3D堆叠POP（package on package）封装和硅通孔（Through Silicon Vias, TSV）技术的演进使得VRM直接集成到负载芯片内部成为可能，这不仅可以缩短两者之间的距离，提高动态性能，还可以实现不同负载核心间分时供电以达到降低损耗的目的，不过这需要首先解决不同工艺制备过程的兼容性以及散热问题，目前来看还需要较长时间才能实现。
4.5 精确测量技术
电磁特性和损耗特性测量在薄膜磁微电感的设计与优化过程中扮演着重要角色，是有效评估设计和工艺可行性并且对其不断改进的前提，主要包括磁性薄膜材料本身特性的测量以及电感元件特性的测量。如果只依赖于含有微电感的整个PwrSoC系统制成后的总体效率评估，不仅成本高、周期长，也难以有针对性地对电感设计和制作本身的问题做深入的测试分析对比以及对理论计算或仿真模型的实验验证。
在磁性薄膜材料特性的精确测量方面，目前常用的测量方法和相应仪器更注重磁膜在射频频段且小信号下的特性，而在高频段功率下的测量方法和仪器及其精度都有待改进和提升。此外，由于实际应用于微电感中的磁膜尺寸太小，其属性不能直接测量，需要从图形化后整片磁膜的测量结果转化而来，这一过程中引入的误差还需要进一步分析。再者，类似MCM电感上部弧形磁膜这种异形磁膜特性的准确测量也是一个亟待解决的重要课题。
其次，频率的升高会为电感测试系统的分布参数带来更为严重的测试误差，因此对于本身电感量就很小的微电感而言，准确的解嵌和误差消除工作将是必不可少的，特别是将来结构更为复杂的片上集成磁元件需要采用多端口测量，上述问题会更加严重。此外，如何通过测试的方法将电感的绕组损耗和磁心损耗准确地分离开来以及磁心损耗中涡流损耗、磁滞损耗以及剩余损耗的分解工作也还需进一步的深入研究。
5 结论
面对电子产品体积小型化和功能多样化对其内部VRM提出的要求越来越严苛，PwrSoC作为一种非常有前景的解决方案得到了广泛的关注，但其大规模商用化进程还依赖于薄膜磁微电感技术的发展。磁性薄膜材料、加工工艺和电感结构作为薄膜磁微电感设计与优化的三个关键要素，三者联系紧密、互相影响，根据实际工况和特定性能指标合理选择技术方案是设计和制作电感的关键。
凭借良好的产业推动以及在半导体制造工艺和材料科学等方面深厚的技术积累，发达国家在该领域深耕多年并取得了一系列成果，国内则由于起步较晚而与世界先进水平还存在明显的差距。但目前PwrSoC用高频薄膜磁微电感技术与已基本成熟的半导体集成电路技术相比，还尚未完全成熟固化，在磁性材料、分析手段、优化设计、制程工艺、参数测试以及应用开发和专利布局等方面都存在不少机遇，仍大有可为。
希望本文可以起到抛砖引玉的作用，增进国内广大电力电子、电磁场、磁性材料及微电子等相关学科的学者和专家对该领域的了解并努力投入到这一富有意义和挑战的工作中来，结合国内创新型龙头企业的应用导向引领，实现我国在PwrSoC领域理论研究、技术开发和产品应用方面的超越。