AMD在ISSCC 2020上面分享Zen 2架构相关信息：架构再解析，成本大控制
在最近召开的ISSCC 2020上面，AMD分享了很多关于去年推出的Zen 2架构的细节内容，现在我们找到了相关的报道和当时的演示稿，一起来看看AMD分享了哪些有趣的东西。
首先是Zen 2架构的特点，它是一个能完整覆盖当前市场的架构，上至服务器下至移动端，它都可以胜任，一个核心架构横跨几乎所有的平台。
图片来自于PC Watch，下同
Zen 2架构相对于Zen架构有较大的改动，包括使用了全新的“TAGE”分支预测器，优化过的L1指令缓存，两倍的微指令缓存，两倍的浮点单元数据宽度，第三代AGU，加大的各种调度器、指令存储队列，两倍的L1数据缓存读写带宽，单个CCX拥有两倍的L3缓存。以上这个改动促成了Zen 2相对于Zen有超过15%的IPC提升。
下面是Zen 2单个内核的显微照片，AMD标注了不同的功能分区。
每个CCX上面的L3缓存实际上是可以被细分成4组，每组4MB大小。
Zen 2的单个CCX，已经是老生常谈了的四核16MB L3配置。
不过有趣的是，AMD还介绍了两种新的CCX配置方式，一种是在刚发布不久的Ryzen 4000系APU上面使用的四核4MB L3配置，另外还有一种是还没有见到实际产品的双核4MB L3配置。
接下来讲的是Zen和Zen 2在工艺上面的差异，一个是GF的14nm FinFET工艺，一个是台积电的7nm FinFET工艺。
可以看到新工艺带来了相当高的晶体管密度提升，在同样的四核配置下，Zen 2单个CCX在L3倍增的情况下其面积是比Zen的单个CCX小上12.7mm2的。
工艺上面的进步是Zen 2能效比大幅提高的主要来源，但也可以看到架构上的调整也是一大重要因素。
最终达成的，是在单个插槽上面置入两倍的核心数量，也就是单片最大64核是通过架构、工艺双方共同改良而达成的。
在单核表现上面，Zen 2的单核也更为省电。
最终，Zen 2完成了非常大的进步。
这张幻灯片介绍的是不同市场中的处理器采用的不同封装策略，可以看到，CCD都是一样的，而IO Die是有很大区别的：在Ryzen系列桌面处理器上面使用的是桌面级的IO Die，其面积为125mm2，而在EPYC 2和Ryzen Threadripper上面，用的是服务器级的IO Die，其面积高达416mm2。
后面还在继续夸台积电的7nm制程，它帮助减小了单个CCD的面积。这里AMD也给出了他们为什么采用MCM的理由，由于在服务器和桌面端，很多任务都是IO密集型的，而对于这部分单元来说，更好的工艺并不能带来显著的性能提升，反而会增加很多成本。于是AMD选择将整个处理器（实际上是SoC）分区，将CPU内核与IO、内存部分解耦，后面模块采用老一代的工艺进行制造。
另外，为什么说Zen 2处理器实际上是个SoC呢，因为上面还集成了一些其他的微处理器，或是用于电源管理，或是用于温度监视。
AMD随后具体介绍了他们采用的MCM封装方案的一些细节，包括芯片间互联的电路布局和基底针脚电路布局。
最终这套Chiplet多芯片方案帮助他们在服务器产品上面节约了非常多的成本，官方给出的数字是，48核产品大致节约了100%的成本，而16核的产品也节约了40%的成本。
同样，在桌面端，Chiplet也是有着相当大的成本优势，常见的八核产品大致能够节省约20~30%，而16核产品更是能够省出100%的成本，甚至这块IO Die还可以用来做成X570芯片组。
不管怎么看，Zen 2都是相当成功的一代处理器架构，微观方面，内核IPC相对上代有15%的提升，已经接近对手沿用多年的架构的水平，在台积电7nm工艺的助力下，它还实现了能耗比方面的大幅进步。宏观方面，采用Chiplet多芯片的封装方式让AMD有效控制住了产品的成本，另外带来的一点好处是产品线具有相当的可扩展性，往基板上面加核心，不行就换大基板，换大号IO Die，最终我们看到了AMD迅速铺开Zen 2产品线，下至六核，上至64核，给客户提供了丰富的选择，而且新的面向移动端的处理器也已经蓄势待发，我们马上就能见到了。