时基集成电路的引脚功能

;;; 单时基集成电路一般为8脚双0805 106M 6.3V列直插式封装。第2脚为置“1”端丐，当亏≤÷V cc时使电路输出端u。为“1”。第6脚为置“o”端R，当R≥号V cc时使电路输出端u。为“o”。第3脚为输出端u。，输出端与输入端为反相关系。第7脚为放电端，当U。=0时7脚导通。第4脚为复位端MR，当MR=O时，U02 0。
;;; 双时基集成电路一般为1 4脚双列直插式封装。时基集成电路各引脚功能见表1-3。;;;;;;;;;;;

;;; 555时基集成电路的特点是将模拟电路与数字电路巧妙地结合在一起，从而可实现多种用速。
;;; 图1-14所示为555时基集成电路内部电路方框图。电阻只，、尺扒R3组成分压网络，为A、A2两个电压比较器提供吾Vcc和÷Vcc的基准电压。两个比较器的输出分别作为RS触发器的置“O”信号和置“1”信号。输出驱动级和放电管VT受RS触发器控制。由于分压网络的三个电阻。均为5 kfl，所以该集成电路被称为555时基电路。
;;; 555时基集成电路的工作原理是：
;;; 当置“o”输入端R≥吾Ve。时（百>÷V），上限比较器A1输出为“1”使电路输出端U。为“0”，放电管VT导通，DISC端为“0”。
;;; 当置“1”输入端丐≤÷V。。时（R<詈V），下限比较器A。输出为“1”使电路输出端U。为“1”，放电管VT截止，DISC端为“1”。